TPS7A56
- Input voltage range:
- Without BIAS: 1.1V to 6.0V
- With BIAS: 0.7V to 6.0V
- Output voltage noise: 2.45µVRMS
- 1% (max) accuracy over line, load, and temperature
- Low dropout: 90mV at 6A
- Power-supply rejection ratio (6A):
- 100dB at 1kHz
- 78dB at 10kHz
- 60dB at 100kHz
- 36dB at 1MHz
- Load transient response:
- ±3mV with a 100mA to 6A load step
- Adjustable output voltage range: 0.5V to 5.0V
- Adjustable soft-start inrush control
- BIAS rail:
- Internal charge pump or 3V to 11V external rail
- Internal charge pump is able to be disabled
- Open-drain, power-good (PG) output
- Package:
- 3mm × 3mm, 16-pin WQFN
- EVM RθJA: 21.9°C/W
The TPS7A56 is a low-noise (2.45µVRMS), ultra-low-dropout linear regulator (LDO) capable of sourcing 6A with only 90mV of dropout, independently of the output voltage. The device output voltage is adjustable from 0.5V to 5V using a single external resistor. The combination of low noise, high PSRR (36dB at 1MHz), and high output-current capability makes the TPS7A56 designed for powering noise-sensitive components. These components (such as RF amplifiers, radar sensors, SERDES, and analog chipsets) are found in radar power, communication, and imaging applications.
Digital loads requiring low-input, low-output (LILO) voltage operation also benefit from exceptional accuracy, remote sensing, transient performance, and soft-start capabilities to provide best system performance. These loads include application-specific integrated circuits (ASICs), field-programmable gate arrays (FPGAs), and digital signal processors (DSPs). The versatility, performance, and small footprint make this LDO an excellent choice for high-current analog loadsand digital loads such as serializer/deserializers (SerDes), FPGAs, and DSPs. High-current analog loads include analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and imaging sensors.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | TPS7A56 6A, Low-VIN , Low-Noise, High-Accuracy, Ultra-Low Dropout (LDO) Voltage Regulator datasheet | PDF | HTML | 2025. 3. 21 | |
| 백서 | 초저잡음 LDO의 출력 잡음 측정 | PDF | HTML | 2026. 5. 11 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
TPS7A57EVM-056 — 5A 저 VIN 저잡음, 고정밀 LDO 전압 레귤레이터용 TPS7A57 평가 모듈
엔지니어들은 TPS7A57 평가 모듈(EVM)을 이용해 자체 회로 애플리케이션의 가능한 사용 용도로 TPS7A57 선형 레귤레이터의 작동과 성능을 평가할 수 있습니다. 이 EVM 구성에는 광범위한 애플리케이션에서 사용 가능한 저잡음, 고정밀, 선형 레귤레이터가 포함되어 있습니다. 이 레귤레이터는 낮은 VIN~VOUT 드롭아웃 부하에 최대 5A까지 공급할 수 있습니다.
안정성을 위해 22µF(최소)에서 최대 3mF 출력 커패시터를 사용하세요. EVM의 측정 기능을 향상시키기 위해 고성능 부하 과도 회로를 추가할 수 있습니다.
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
병렬 저손실(LDO) 계산기는 밸러스트 저항을 사용하여 병렬 LDO 레귤레이터에 대한 최악의 분석을 제공하는 Microsoft® Excel® 기반 툴입니다. 이 툴은 사용자가 시스템 요구 사항 세트에 필요한 병렬 LDO 레귤레이터의 최소 수와 최적의 밸러스트 저항을 식별하는 데 도움이 됩니다.
병렬 애플리케이션에 사용되는 일반적인 LDO 레귤레이터에 대한 데이터 시트 정보는 계산기에 미리 채워져 있습니다. 사용자는 시스템 요구 사항을 기반으로 시스템 요구 사항에 가장 잘 맞는 LDO 레귤레이터 디바이스를 평가할 수 있습니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.