LMK61E2
- Ultra-Low Noise, High Performance
- Jitter: 90fs RMS Typical fOUT > 100MHz
- PSRR: –70dBc, Robust Supply Noise Immunity
- Flexible Output Format; User Selectable
- LVPECL up to 1GHz
- LVDS up to 900MHz
- HCSL up to 400MHz
- Total Frequency Tolerance of ±50ppm
- System Level Features
- Frequency Margining: Fine and Coarse
- Internal EEPROM: User Configurable Default Settings
- Other Features
- Device Control: I2C
- 3.3V Operating Voltage
- Industrial Temperature Range (–40°C to +85°C)
- 7mm × 5mm 8-Pin Package
- Create a Custom Design Using the LMK61E2 With the WEBENCH Power Designer
The LMK61E2 device is an ultra-low jitter PLLatinum™ programmable oscillator with a fractional-N frequency synthesizer with integrated VCO that generates commonly used reference clocks. The outputs can be configured as LVPECL, LVDS, or HCSL.
The device features self start-up from on-chip EEPROM that is factory programmed to generate 156.25MHz LVPECL output. The device registers and EEPROM settings are fully programmable in-system through I2C serial interface. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3V ± 5% supply.
The device provides fine and coarse frequency margining options through I2C serial interface to support system design verification tests (DVT), such as standard compliance and system timing margin testing.
您可能會感興趣的類似產品
功能相同，但針腳輸出與所比較的裝置不同。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK61E2 Ultra-Low Jitter Programmable Oscillator With Internal EEPROM datasheet (Rev. C) | PDF | HTML | 2025/5/30 | ||
| 技術文章 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021/3/24 | |||
| 應用說明 | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020/9/30 | |||
| 技術文章 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019/6/4 | |||
| 技術文章 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017/8/28 | |||
| 應用說明 | Vibration and Shock Sensitivity: A Comparative Study of Oscillators | 2017/1/11 | ||||
| 技術文章 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016/3/10 | |||
| 技術文章 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015/12/9 | |||
| 應用說明 | Time Domain Jitter Measurement Consideration for Low-Noise Oscillators | PDF | HTML | 2015/10/5 | |||
| 應用說明 | Frequency Margining Using TI's High Performance Programmable Oscillators | 2015/10/2 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK05028EVM — LMK05028 網路時鐘產生器和同步器評估模組
LMK05028EVM 是適用於 LMK05028 網路時鐘產生器和同步器的評估模組。EVM 可用於裝置評估、合規測試和系統原型設計。
LMK05028 整合了兩個數位 PLL (DPLL) 與可編程頻寬，可用於輸入漂移和抖動衰減。EVM 包括 SMA 連接器，用於時鐘輸入、振盪器輸入和時鐘輸出，以便與 50-Ω 測試設備介接。板載 XO 和 TCXO 選項可用來對 LMK05028 操作時的自由運轉、鎖定或維持模式進行評估。EVM 可透過板載 USB 微控制器 (MCU) 介面，使用配備 TI TICS Pro 軟體圖形使用者介面 (GUI) 的 PC 進行配置。TiCS Pro 可用於將 (...)
LMK61E2EVM — LMK61E2EVM 超低抖動且可程式編輯之振盪器的評估模組
LMK61E2EVM 評估模組提供完整的平台，用於評估德州儀器 (TI) LMK61E2 超低抖動可編程差動振盪器的 90fs RMS 抖動性能與可設定性，該振盪器內建 EEPROM 與頻率餘裕功能。
LMK61E2EVM 可做為適用於雜訊關鍵應用的高性能時脈來源，並可輕鬆自訂為使用者所需的任何頻率與輸出格式。板載 USB 轉 I2C 介面允許透過軟體圖形使用者介面 (GUI) 配置裝置，且不需要外部輸入或電源即可進行裝置運作。邊緣啟動 SMA 連接埠可存取 LMK61E2 的差動時脈輸出，以使用市售同軸纜線、轉接器或平衡不平衡轉換器（未隨附）介接測試設備或參考電路板。
SNAC074 — LMK61xx Oscillator Programming Tool
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州儀器 (TI) 的時鐘及合成器 (TICS) 專業級軟體用於編程具有以下前置字元的產品編號的評估模組 (EVM)：CDC、LMK 和 LMX。這些產品包括鎖相迴路及電壓控制振盪器 (PLL+VCO)、合成器和時鐘裝置。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
許多 TI 參考設計包含 LMK61E2
使用我們的參考設計選擇工具，以檢視並找出最適合您的應用和參數的設計。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。