首頁 微控制器 (MCU) 與處理器 數位訊號處理器 (DSP)
首頁
微控制器 (MCU) 與處理器
數位訊號處理器 (DSP)

TMS320C40

不推薦在新設計中採用

數位訊號處理器

立即訂購
產品規格表
TMS320C40 不建議用於新設計
儘管為了支援以前的設計而繼續生產此項產品，但我們並不建議用在新設計上。考量下列其中一項替代產品：
open-in-new 比較替代產品
功能相似於所比較的產品
TMS320C6747 現行 低功耗 C674x 浮點 DSP- 456MHz，PBGA This product is a newer generation of floating point DSPs with higher performance & improved connectivity options.

TMS320C40

不推薦在新設計中採用
產品規格表 立即訂購

產品詳細資料

DSP (max) (MHz) 50, 60 Rating Military Operating temperature range (°C) to
DSP (max) (MHz) 50, 60 Rating Military Operating temperature range (°C) to
CPGA (GF) 325 2232.5625 mm² 47.25 x 47.25
  • Highest Performance Floating-Point Digital Signal Processor (DSP)
    • '320C40-60:
      33-ns Instruction Cycle Time,
      330 MOPS, 60 MFLOPS,
      30 MIPS, 384M Bytes/s
    • '320C40-50:
      40-ns Instruction Cycle Time
    • '320C40-40:
      50-ns Instruction Cycle Time
  • Six Communications Ports
  • Six-Channel Direct Memory Access (DMA) Coprocessor
  • Single-Cycle Conversion to and From IEEE-754 Floating-Point Format
  • Single Cycle, 1/x, 1/
  • Source-Code Compatible With TMS320C3x
  • Single-Cycle 40-Bit Floating-Point,
    32-Bit Integer Multipliers
  • Twelve 40-Bit Registers, Eight Auxiliary Registers, 14 Control Registers, and Two Timers
  • IEEE 1149.1 (JTAG) Boundary Scan Compatible
  • Two Identical External Data and Address Buses Supporting Shared Memory Systems and High Data-Rate, Single-Cycle Transfers:
    • High Port-Data Rate of 120M Bytes/s ('C40-60) (Each Bus)
    • 16G-Byte Continuous Program/Data/Peripheral Address Space
    • Memory-Access Request for Fast, Intelligent Bus Arbitration
    • Separate Address-Bus, Data-Bus, and Control-Enable Pins
    • Four Sets of Memory-Control Signals Support Different Speed Memories in Hardware
  • 325-Pin Ceramic Grid Array (GF Suffix)
  • Fabricated Using 0.72-um Enhanced Performance Implanted CMOS (EPICTM) Technology by Texas Instruments (TITM)
  • Software-Communication-Port Reset
  • NMI\ With Bus-Grant Feature
  • Separate Internal Program, Data, and DMA Coprocessor Buses for Support of Massive Concurrent Input/Output (I/O) of Program and Data Throughput, Maximizing Sustained Central Processing Unit (CPU) Performance
  • On-Chip Program Cache and Dual-Access/Single-Cycle RAM for Increased Memory-Access Performance
    • 512-Byte Instruction Cache
    • 8K Bytes of Single-Cycle Dual-Access Program or Data RAM
    • ROM-Based Boot Loader Supports Program Bootup Using 8-, 16-, or 32-Bit Memories or One of the Communication Ports
  • IDLE2 Clock-Stop Power-Down Mode
  • 5-V Operation

    IEEE Standard 1149.1-1990 Standard Test-Access Port and Boundary-Scan Architecture
    EPIC and TI are trademarks of Texas Instruments Incorporated.
  • Highest Performance Floating-Point Digital Signal Processor (DSP)
    • '320C40-60:
      33-ns Instruction Cycle Time,
      330 MOPS, 60 MFLOPS,
      30 MIPS, 384M Bytes/s
    • '320C40-50:
      40-ns Instruction Cycle Time
    • '320C40-40:
      50-ns Instruction Cycle Time
  • Six Communications Ports
  • Six-Channel Direct Memory Access (DMA) Coprocessor
  • Single-Cycle Conversion to and From IEEE-754 Floating-Point Format
  • Single Cycle, 1/x, 1/
  • Source-Code Compatible With TMS320C3x
  • Single-Cycle 40-Bit Floating-Point,
    32-Bit Integer Multipliers
  • Twelve 40-Bit Registers, Eight Auxiliary Registers, 14 Control Registers, and Two Timers
  • IEEE 1149.1 (JTAG) Boundary Scan Compatible
  • Two Identical External Data and Address Buses Supporting Shared Memory Systems and High Data-Rate, Single-Cycle Transfers:
    • High Port-Data Rate of 120M Bytes/s ('C40-60) (Each Bus)
    • 16G-Byte Continuous Program/Data/Peripheral Address Space
    • Memory-Access Request for Fast, Intelligent Bus Arbitration
    • Separate Address-Bus, Data-Bus, and Control-Enable Pins
    • Four Sets of Memory-Control Signals Support Different Speed Memories in Hardware
  • 325-Pin Ceramic Grid Array (GF Suffix)
  • Fabricated Using 0.72-um Enhanced Performance Implanted CMOS (EPICTM) Technology by Texas Instruments (TITM)
  • Software-Communication-Port Reset
  • NMI\ With Bus-Grant Feature
  • Separate Internal Program, Data, and DMA Coprocessor Buses for Support of Massive Concurrent Input/Output (I/O) of Program and Data Throughput, Maximizing Sustained Central Processing Unit (CPU) Performance
  • On-Chip Program Cache and Dual-Access/Single-Cycle RAM for Increased Memory-Access Performance
    • 512-Byte Instruction Cache
    • 8K Bytes of Single-Cycle Dual-Access Program or Data RAM
    • ROM-Based Boot Loader Supports Program Bootup Using 8-, 16-, or 32-Bit Memories or One of the Communication Ports
  • IDLE2 Clock-Stop Power-Down Mode
  • 5-V Operation

    IEEE Standard 1149.1-1990 Standard Test-Access Port and Boundary-Scan Architecture
    EPIC and TI are trademarks of Texas Instruments Incorporated.

The '320C40 digital signal processors (DSPs) are 32-bit, floating-point processors manufactured in 0.72-um, double-level metal CMOS technology. The '320C40 is a part of the fourth generation of DSPs from Texas Instruments and is designed primarily for parallel processing.

The '320C40 digital signal processors (DSPs) are 32-bit, floating-point processors manufactured in 0.72-um, double-level metal CMOS technology. The '320C40 is a part of the fourth generation of DSPs from Texas Instruments and is designed primarily for parallel processing.
open-in-new 尋找其它 數位訊號處理器 (DSP)
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 33
類型 標題 日期
* Data sheet Digital Signal Processor datasheet 1996年 1月 1日
Application note 320C3x, 320C4x, and 320MCM42x Power-Up Sensitivity at Cold Temperatures (Rev. D) 2004年 8月 6日
User guide TMS320C3x/C4x Assembly Language Tools User's Guide (Rev. D) 1998年 4月 16日
User guide TMS320C3x/C4x Optimizing C Compiler User's Guide (Rev. H) 1998年 4月 14日
Application note Implementing Continuously Programmable Digital Filters w/ TMS320C30/40 DSP (Rev. A) 1997年 8月 1日
Application note Predator: A Posture Tracking System 1997年 8月 1日
Application note A Hardware Monitor Using TMS320C40 Analysis Module & JTAG for Perf Measurements 1997年 7月 1日
Application note Creating an Interactive Simulation Environment Using TMS320C40 Multi-DSP System 1997年 7月 1日
Application note Digital Monopulse Doppler Radar and DSP Teaching 1997年 7月 1日
Application note EDRAM Controller for the 60MHz TMS320C40 DSP 1997年 7月 1日
Application note Implementing a Digital Tracker for Monopulse Radar Using the TMS320C40 DSP 1997年 7月 1日
Application note Implementing a Real-Time Application on a TMS320C40 Multi-DSP 1997年 7月 1日
Application note A Novel Way of Using TMS320C40 Cache 1997年 6月 1日
Application note A Simple Way to Terminate Unused TMS320C40 Comm Ports 1997年 6月 1日
Application note Designing With TMS320C40 Comm Ports: Part 1 1997年 6月 1日
Application note Fast Logarithms on a Floating-Point Device 1997年 6月 1日
Application note TMS320C40 Boot Loader Selection 1997年 6月 1日
Application note TMS320C40 DMA Memory Transfer Timing 1997年 6月 1日
Application note TMS320C40 Emulator TIPs 1997年 6月 1日
Application note Video Restoration on a Multiple TMS320C40 System 1996年 11月 1日
Application note Design of Active Noise Control Systems With the TMS320 Family 1996年 6月 1日
User guide JTAG/MPSD Emulation Technical Reference (Rev. A) 1994年 12月 1日
Application note Setting Up TMS320 DSP Interrupts in 'C' 1994年 11月 1日
User guide TMS320C4x Parallel Runtime Support Library User's Guide (Rev. A) 1994年 10月 1日
User guide TMS320C4x Parallel Processing Development System Technical Reference (Rev. A) 1994年 4月 8日
Application note Parallel 2-D FFT Implementation With TMS320C4x DSPs (Rev. A) 1994年 2月 1日
Application note Parallel Digital Signal Processing With the TMS320C40 1994年 2月 1日
Application note Parallel Processing With TMS320C4x 1994年 2月 1日
Application note Prototyping the TI TMS320C40 to the Cypress VIC068/VAC068 VME Interface 1994年 2月 1日
Application note Transmission of Still and Moving Images Over Narrowband Channels 1994年 2月 1日
Application note Calculation of TMS320C40 Power Dissipation 1993年 11月 1日
User guide Parallel Debug Mgr Addendum to TMS320C4x & TMS320C5x C Source Debugger UGs 1993年 4月 1日
User guide TMS320C4x C Source Debugger User's Guide 1992年 5月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

支援軟體

TMDS3240130SP2 — Download TMS320C3x/C4x Code Composer v4.1 Service Pack 2

Additional Information


Code Composer v4 was the last release of the Code Composer IDE that supported older digital signal processors such as TMS320C3x/4x and TMS320C2x/C5x.  There were different versions for these families. These products are no longer available for purchase or download. (...)

支援產品和硬體

支援產品和硬體

產品
數位訊號處理器 (DSP)
TMS320C40 — 數位訊號處理器
下載
模擬型號

C40 GFL BSDL Model

SPRM168.ZIP (6 KB) - BSDL Model
下載
設計工具

PROCESSORS-3P-SEARCH — Arm 架構 MPU、arm 架構 MCU 和 DSP 第三方搜尋工具

TI 已與公司合作，提供各種使用 TI 處理器的軟體、工具和 SOM 以加速生產。下載此搜尋工具，以快速瀏覽我們的第三方解決方案，並找出符合您需求的正確協力廠商。此處列出的軟體、工具和模組，皆由獨立第三方而非由德州儀器生產及管理。

搜尋工具會依產品類型分類，如下所示：

  • 工具包括 IDE/編譯器、偵錯和追蹤、模擬和建模軟體及快閃程式設計師。
  • OS 包含 TI 處理器支援的作業系統。
  • 應用軟體意指特定應用程式軟體，包括在 TI 處理器上執行的中介軟體和程式庫。
  • SOM 意指系統模組解決方案
下載
封裝 引腳 下載
CPGA (GF) 325 檢視選項
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 資格摘要
  • 進行中可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片