Startseite Schnittstelle LVDS-, M-LVDS- und PECL-ICs
Startseite
Schnittstelle
LVDS-, M-LVDS- und PECL-ICs

DS90LV028AQ-Q1

AKTIV

LVDS-Doppel-Differenzleitungsempfänger für Automobilanwendungen

Jetzt bestellen
Datenblatt

DS90LV028AQ-Q1

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (MBits) 400 Input signal LVDS Output signal LVTTL, TTL Rating Automotive Operating temperature range (°C) -40 to 125
Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (MBits) 400 Input signal LVDS Output signal LVTTL, TTL Rating Automotive Operating temperature range (°C) -40 to 125
SOIC (D) 8 29.4 mm² 4.9 x 6
  • AECQ-100 Qualified for Automotive Applications
    • Temperature Grade 1: -40°C to +125°C TA
  • >400 Mbps (200 MHz) Switching Rates
  • 50 ps Differential Skew (Typical)
  • 0.1 ns Channel-to-Channel Skew (Typical)
  • 2.5 ns Maximum Propagation Delay
  • 3.3V Power Supply Design
  • Flow-Through Pinout
  • Power Down High Impedance on LVDS Inputs
  • Low Power design (18 mW at 3.3 V static)
  • LVDS Inputs Accept LVDS/CML/LVPECL Signals
  • Conforms to ANSI/TIA/EIA-644 Standard
  • Available in SOIC Package
  • AECQ-100 Qualified for Automotive Applications
    • Temperature Grade 1: -40°C to +125°C TA
  • >400 Mbps (200 MHz) Switching Rates
  • 50 ps Differential Skew (Typical)
  • 0.1 ns Channel-to-Channel Skew (Typical)
  • 2.5 ns Maximum Propagation Delay
  • 3.3V Power Supply Design
  • Flow-Through Pinout
  • Power Down High Impedance on LVDS Inputs
  • Low Power design (18 mW at 3.3 V static)
  • LVDS Inputs Accept LVDS/CML/LVPECL Signals
  • Conforms to ANSI/TIA/EIA-644 Standard
  • Available in SOIC Package

The DS90LV028AQ is a dual CMOS differential line receiver designed for applications requiring ultra low power dissipation, low noise and high data rates. The device is designed to support data rates in excess of 400 Mbps (200 MHz) utilizing Low Voltage Differential Signaling (LVDS) technology.

The DS90LV028AQ accepts low voltage (350 mV typical) differential input signals and translates them to 3 V CMOS output levels. The DS90LV028AQ has a flow-through design for easy PCB layout.

The DS90LV028AQ and companion LVDS line driver DS90LV027AQ provide a new alternative to high power PECL/ECL devices for high speed point-to-point interface applications.

The DS90LV028AQ is a dual CMOS differential line receiver designed for applications requiring ultra low power dissipation, low noise and high data rates. The device is designed to support data rates in excess of 400 Mbps (200 MHz) utilizing Low Voltage Differential Signaling (LVDS) technology.

The DS90LV028AQ accepts low voltage (350 mV typical) differential input signals and translates them to 3 V CMOS output levels. The DS90LV028AQ has a flow-through design for easy PCB layout.

The DS90LV028AQ and companion LVDS line driver DS90LV027AQ provide a new alternative to high power PECL/ECL devices for high speed point-to-point interface applications.
open-in-new Andere LVDS-, M-LVDS- und PECL-ICs suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Gleiche Funktionalität, gleiche Pinbelegung wie verglichener Baustein
DS90LV028A-Q1 AKTIV LVDS-Doppel-Differenzleitungsempfänger für Automobilanwendungen This product offers the same functionality in a 79% smaller package.

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 5
Typ Titel Datum
* Data sheet DS90LV028AQ-Q1 Automotive LVDS Dual Differential Line Receiver datasheet (Rev. I) PDF | HTML 22 Jun 2020
Application brief LVDS to Improve EMC in Motor Drives 27 Sep 2018
Application brief How Far, How Fast Can You Operate LVDS Drivers and Receivers? 03 Aug 2018
Application brief How to Terminate LVDS Connections with DC and AC Coupling 16 Mai 2018
Application note An Overview of LVDS Technology 05 Okt 1998

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

DS90LV027A-28AEVM — Evaluierungsmodul für Zweiknal-LVDS-Treiber und -Empfänger

The DS90LV027A-28A is an evaluation module designed for performance and functional evaluation of the Texas Instruments DS90LV027A LVDS dual  differential driver and DS90LV028A LVDS dual differential line receiver. With this kit, users can quickly evaluate the output waveform characteristics (...)
Nicht verfügbar auf TI.com
Simulationsmodell

DS90LV028A IBIS Model

SNLM018.ZIP (4 KB) - IBIS Model
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Simulationstool

TINA-TI — SPICE-basiertes analoges Simulationsprogramm

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
Benutzerhandbuch: PDF
Optionen anzeigen
Referenzdesigns

TIDA-01021 — Mehrkanaliges JESD204B 15-GHz-Taktreferenzdesign für DSO-, Radar- und 5G-Drahtlos-Tester

High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01022 — Referenzdesign für flexibles Mehrkanal-AFE mit 3,2 GSPS für DSOs, Radar und drahtlose 5G-Prüfgeräte

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01023 — Referenzdesign zur JESD204B-Takt-Erzeugung mit hoher Kanalanzahl für RADAR- und 5G-Drahtlostester

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01024 — Referenzdesign für JESD204B-Daisy-Chain-Taktgeber mit hoher Kanalanzahl für RADAR- und 5G-Wireless-T

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01027 — Referenzdesign für Stromversorgung mit geringem Rauschverhalten zur Maximierung der Leistung von 12,

This reference design demonstrates an efficient, low-noise five-rail power supply design for very high-speed Data Acquisition (DAQ) systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency-synchronized and phase-shifted in order to minimize input current ripple and (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01028 — Referenzdesign für analoges Frontend mit 12,8 GSPS für Highspeed-Oszilloskope und Digitalisierer mit

This reference design provides a practical example of interleaved RF-sampling analog-to-digital converters (ADCs) to achieve a 12.8-GSPS sampling rate. This is done by time interleaving two RF-sampling ADCs. Interleaving requires a phase shift between the ADCs, which this reference design achieves (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-010128 — Skalierbares 20,8-GSPS-Referenzdesign für Digitalisierer mit 12 Bit

This reference design describes a 20.8 GSPS sampling system using RF sampling analog-to-digital converters (ADCs) in time interleaved configuration. Time interleaving method is a proven and traditional way of increasing sample rate, however, matching individual ADCs offset, gain and sampling time (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-010122 — Referenzdesign zur Synchronisierung von Datenwandler-DDC- und NCO-Funktionen für Mehrkanal-HF-System

Dieses Referenzdesign befasst sich mit den Herausforderungen im Zusammenhang mit dem Synchronisierungsdesign von aufkommenden 5G-adaptierten Anwendungen, wie z. B. mMIMO (Massive Multiple Input Multiple Output), Phase-Array-Radar und Kommunikationsnutzlast. Das typische HF-Frontend enthält eine (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-010132 — Referenzdesign für Mehrkanal-HF-Transceiver für Radar- und elektronische Kriegsführungsanwendungen

This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-010131 — Referenzdesign zur Taktung von Mehrkanal-HF-Transceivern für Radargeräte und drahtlose 5G-Tester

Analog front end for high-speed end equipments like phased-array radars, wireless communication testers, and electronic warfare require synchronized, multipletransceiver signal chains. Each transceiver signal chain includes high-speed, analog-to-digital converters (ADCs), digital-to-analog (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins Herunterladen
SOIC (D) 8 Optionen anzeigen
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos