LP5900

활성

150mA, 저잡음, 저 IQ, 저손실 전압 레귤레이터(활성화 지원)

지금 주문

데이터시트

document-pdfAcrobat LP5900 150-mA Ultra-Low-Noise LDO for RF and Analog Circuits - Requires No Bypass Capacitor datasheet (Rev. R) (영어) PDF | HTML

LP5900

활성

데이터시트

지금 주문

제품 상세 정보

Output options

Fixed Output

Iout (max) (A)

0.15

Vin (max) (V)

5.5

Vin (min) (V)

2.5

Vout (max) (V)

4.5

Vout (min) (V)

1.5

Fixed output options (V)

1.5, 1.575, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.5, 2.6, 2.65, 2.7, 2.75, 2.8, 2.85, 3, 3.3, 4.5

Noise (µVrms)

6.5

Iq (typ) (mA)

0.025

Thermal resistance θJA (°C/W)

Rating

Catalog

Load capacitance (min) (µF)

0.47

Regulated outputs (#)

Features

Enable

Accuracy (%)

PSRR at 100 KHz (dB)

Dropout voltage (Vdo) (typ) (mV)

Operating temperature range (°C)

-40 to 125

Output options

Fixed Output

Iout (max) (A)

0.15

Vin (max) (V)

5.5

Vin (min) (V)

2.5

Vout (max) (V)

4.5

Vout (min) (V)

1.5

Fixed output options (V)

1.5, 1.575, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.5, 2.6, 2.65, 2.7, 2.75, 2.8, 2.85, 3, 3.3, 4.5

Noise (µVrms)

6.5

Iq (typ) (mA)

0.025

Thermal resistance θJA (°C/W)

Rating

Catalog

Load capacitance (min) (µF)

0.47

Regulated outputs (#)

Features

Enable

Accuracy (%)

PSRR at 100 KHz (dB)

Dropout voltage (Vdo) (typ) (mV)

Operating temperature range (°C)

-40 to 125

DSBGA (YPF)

1.5625 mm² 1.25 x 1.25

DSBGA (YZR)

1.5625 mm² 1.25 x 1.25

WSON (NGF)

5.5 mm² 2.5 x 2.2

Input Voltage Range, 2.5 V to 5.5 V
Output Voltage Range, 1.5 V to 4.5 V
Stable with 0.47-μF Ceramic Input and Output Capacitors
No Noise Bypass Capacitor Required
Logic Controlled Enable
Thermal-Overload and Short-Circuit Protection
−40°C to 125°C Junction Temperature Range for Operation
Output Current, 150 mA
Low Output Voltage Noise, 6.5 μV_RMS
PSRR, 75 dB at 1 kHz
Output Voltage Tolerance, ±2%
Virturally Zero I_Q (Disabled), < 1 µA
Very Low I_Q (Enabled), 25 μA
Start-up Time, 150 μs
Low Dropout, 80 mV Typ.

Input Voltage Range, 2.5 V to 5.5 V
Output Voltage Range, 1.5 V to 4.5 V
Stable with 0.47-μF Ceramic Input and Output Capacitors
No Noise Bypass Capacitor Required
Logic Controlled Enable
Thermal-Overload and Short-Circuit Protection
−40°C to 125°C Junction Temperature Range for Operation
Output Current, 150 mA
Low Output Voltage Noise, 6.5 μV_RMS
PSRR, 75 dB at 1 kHz
Output Voltage Tolerance, ±2%
Virturally Zero I_Q (Disabled), < 1 µA
Very Low I_Q (Enabled), 25 μA
Start-up Time, 150 μs
Low Dropout, 80 mV Typ.

The LP5900 is an LDO capable of supplying 150-mA output current. Designed to meet the requirements of RF and analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 offers class-leading device noise performance without a noise bypass capacitor.

The device is designed to work with 0.47-μF input and output ceramic capacitors (no bypass capacitor required).

The device is available in a DSBGA (YZR) package and a WSON package; the device is also available in an extremely thin DSBGA (YPF) package. For all voltage and package options available today, see the Package Option Addendum (POA) at the end of this data sheet. For any other fixed output voltages from 1.5 V to 4.5 V in 25-mV steps and all other package options, contact your local TI Sales office.

For all available packages, see the orderable addendum at the end of the data sheet.

The device is designed to work with 0.47-μF input and output ceramic capacitors (no bypass capacitor required).

For all available packages, see the orderable addendum at the end of the data sheet.

filter

기타 선형 및 저손실(LDO) 레귤레이터 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new

대안 비교

비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀

TPS7A20

활성

높은 PSRR을 지원하는 300mA 초저잡음 저 IQ 저손실(LDO) 선형 레귤레이터 Supports higher load current with improved PSRR while supporting lower min VIN with 25% of the IQ.

기술 문서

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

모두 보기12

	유형	직함		날짜
*	Data sheet	LP5900 150-mA Ultra-Low-Noise LDO for RF and Analog Circuits - Requires No Bypass Capacitor datasheet (Rev. R)	PDF \| HTML	2016/06/01
	Selection guide	Power Management Guide 2018 (Rev. R)		2018/06/25
	Selection guide	Low Dropout Regulators Quick Reference Guide (Rev. P)		2018/03/21
	Technical article	How LDOs contribute to power efficiency	PDF \| HTML	2016/05/13
	EVM User's guide	AN-1494 LP5900SD 6 Pin WSON Evaluation Board Information (Rev. B)		2013/04/30
	EVM User's guide	AN-1396 LP5900 DSBGA Evaluation Board Information (Rev. C)		2013/04/29
	Application note	AN-2145 Power Considerations for SDI Products (Rev. B)		2013/04/26
	Application note	AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A)		2013/04/26
	Application note	AN-1950 Silently Powering Low Noise Applications (Rev. A)		2013/04/22
	User guide	High-IF Sub-sampling Receiver Subsystem User Guide		2012/01/27
	User guide	SP16130CH4RB Low IF Receiver Reference Design User Guide		2012/01/27
	White paper	Using Power to Improve Signal-Path Performance		2006/08/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

LMK05028EVM — LMK05028 네트워크 클록 제너레이터 및 싱크로나이저 평가 모듈

LMK05028EVM은 LMK05028 네트워크 클록 제너레이터 및 싱크로나이저를 위한 평가 모듈입니다. 이 EVM은 장치 평가, 규정 준수 테스트 및 시스템 프로토타이핑에 활용할 수 있습니다.
LMK05028은 입력 원더와 지터 감쇠를 위한 프로그래머블 대역폭과 두 개의 디지털 PLL(DPLL)을 통합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 XO 및 TCXO 옵션을 사용하면 LMK05028을 자유 실행, 잠금 (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

평가 보드

LMK5B33216EVM — LMK5B33216 - BAW VCO가 포함된 16개 출력, DPLL 및 APLL 3개, 네트워크 싱크로나이저용 평가 모듈

LMK5B33216 평가 모듈(EVM)은 LMK5B33216 네트워크 클록 생성기 및 싱크로나이저 개발용 플랫폼입니다. 이 EVM은 장치 평가, 규정 준수 테스트 및 시스템 프로토타이핑에 활용할 수 있습니다.

LMK5B33216EVM은 3개의 APLL(아날로그 위상 동기 회로) 및 3개의 DPLL(디지털 PLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA(서브미니어처 버전 A) 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 (...)

사용 설명서: PDF | HTML

TI.com에서 구매할 수 없습니다

평가 보드

LMK5B33414EVM — LMK5B33414 - BAW VCO가 포함된 14개 출력, DPLL 및 APLL 3개, 네트워크 싱크로나이저용 평가 모듈

LMK5B33414 평가 모듈(EVM)은 LMK5B33414 네트워크 클록 생성기 및 싱크로나이저용 기기 평가, 컴플라이언스 테스트 및 시스템 프로토타이핑 플랫폼입니다.

LMK5B33414는 3개의 APLL(아날로그 위상 동기 회로) 및 3개의 DPLL(디지털 PLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA(서브미니어처 버전 A) 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 TCXO(온도 보정 크리스탈 오실레이터)를 (...)

사용 설명서: PDF | HTML

TI.com에서 구매할 수 없습니다

평가 보드

LMK61E0MEVM — LMK61E0M 초저지터 프로그래밍 가능 오실레이터 평가 모듈

The LMK61E0MEVM evaluation modules provides a complete platform to evaluate the jitter performance and configurability of the Texas Instruments LMK61E0M Ultra-Low Jitter Programmable Oscillator with integrated EEPROM and extended frequency margining capabilities.

The LMK61E0MEVM can be used as (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

평가 보드

LMK61E2EVM — LMK61E2EVM 초저지터 프로그래밍 가능 오실레이터 평가 모듈

The LMK61E2EVM evaluation modules provides a complete platform to evaluate the 90-fs RMS jitter performance and configurability of the Texas Instruments LMK61E2 Ultra-Low Jitter Programmable Differential Oscillator with integrated EEPROM and frequency margining capabilities.

The LMK61E2EVM can be (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

평가 보드

LP5900SD-3.0EV — RF 아날로그 회로를 위한 초저잡음, 150mA 선형 레귤레이터는 바이패스 커패시터 필요 없음

The LP5900 is a linear regulator capable of supplying 150mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

평가 보드

LP5900TL-1.8EV — RF 아날로그 회로를 위한 초저잡음, 150mA 선형 레귤레이터는 바이패스 커패시터 필요 없음

The LP5900 is a linear regulator capable of supplying 150 mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

평가 보드

LP5900TL-2.8EV — RF 아날로그 회로를 위한 초저잡음, 150mA 선형 레귤레이터는 바이패스 커패시터 필요 없음

The LP5900 is a linear regulator capable of supplying 150 mA output current. Designed to meet the requirements of RF/Analog circuits, the LP5900 device provides low noise, high PSRR, low quiescent current, and low line transient response figures. Using new innovative design techniques the LP5900 (...)

사용 설명서: PDF

TI.com에서 구매할 수 없습니다

시뮬레이션 모델

LP5900_1P5 PSpice Transient Model

SNVM636.ZIP (41 KB) - PSpice Model

다운로드

시뮬레이션 모델

LP5900_1P5 Unencrypted PSpice Transient Model

SNVMAA5.ZIP (1 KB) - PSpice Model

다운로드

시뮬레이션 모델

LP5900_2P8 PSpice Transient Model

SNVM635.ZIP (41 KB) - PSpice Model

다운로드

시뮬레이션 모델

LP5900_2P8 Unencrypted PSpice Transient Model

SNVMAA6.ZIP (1 KB) - PSpice Model

다운로드

시뮬레이션 모델

LP5900_3P0 Unencrypted PSpice Transient Model

SNVMAA4.ZIP (1 KB) - PSpice Model

다운로드

시뮬레이션 모델

LP5900_3P3 PSpice Transient Model

SNVM637.ZIP (42 KB) - PSpice Model

다운로드

CAD/CAE 기호

SP16130CH4RB: Low IF Receiver Reference Design CAD Files

SNAC011.ZIP (3372 KB)

다운로드

CAD/CAE 기호

High-IF Sub-sampling Receiver Subsystem CAD Files

SNAC012.ZIP (3259 KB)

다운로드

레퍼런스 디자인

PMP22682 — 5Vin~5Vout, 100mA, 저 EMI, 5kVRMS 강화 절연 DC/DC 전원 공급 장치 레퍼런스 디자인

이 레퍼런스 설계는 단일 인쇄 회로 보드에 4개의 UCC12050 고효율, 낮은 EMI, 5kVRMS 강화 절연, DC/DC 컨버터를 사용합니다. 레퍼런스 설계에는 최적화된 낮은 EMI 방출을 위한 페라이트 비드와 같은 추가 프로비저닝이 포함되어 있습니다. 출력 전압 VISO는 3.3V, 3.7V, 5V(기본) 및 5.4V용으로 선택할 수 있습니다. 4개의 출력에는 기본적으로 최대 출력 전력을 명령하는 100mA, 500mW 부하 저항이 포함되어 있지만 모든 단일 컨버터에 대해 최대 500mW 지원하는 원하는 출력 부하를 (...)

Test report: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00691 — MSP430G2xx3 전력 손실 감소를 위한 선형 레귤레이터 전원 솔루션 레퍼런스 디자인

This linear regulator power solution provides power supply to MSP430 microcontroller. By implementing two linear regulator in parallell but work seperately, this power solution can reduce system power dissipation. Low quiescent current LP5900-3.3 and LP5900-1.8 are fit for this application.

Design guide: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00886 — 단일 셀 배터리를 통해 작동하는 저전력 RF PLL-신시사이저 레퍼런스 디자인

The TIDA-00886 consists of the LMX2571, high-performance, wideband PLLatinum™ low-power RF synthesizer, powered by a single cell battery using TPS63050 a DC-DC buck-boost converter. The TIDA-00886 shows that the DC-DC buck-boost converter has a small to negligible effect on (...)

Design guide: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00988 — 160MHz 대역폭 무선 신호 테스터 레퍼런스 디자인

This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with (...)

Design guide: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00598 — CC256X Bluetooth 컨트롤러를 위한 낮은 잡음과 작은 폼 팩터의 전원 관리 레퍼런스 설계

The TIDA-00598 features a low noise and size optimized power management solution which regulates 5V to 3.3V and 1.8V required to operate the CC256X Bluetooth controller. These regulated voltage rails can also be used to power other components in the system as microcontroller, level shifters (...)

Design guide: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00654 — 계단식 LMH5401 및 LMH6401 레퍼런스 디자인

DC 및 AC 결합 애플리케이션 모두에 광대역 단일 종단-차동 변환 레퍼런스 디자인이 제공됩니다. 이 설계는 LMH5401 및 LMH6401 캐스케이드 성능을 평가하고 설계에 대한 통찰력을 제공합니다.

Design guide: PDF

회로도: PDF

레퍼런스 디자인

PMP10580 — Terasic DE0 나노(Cyclone IV)용 전원 솔루션 - 레퍼런스 디자인

The PMP10580 reference design provides all the power supply rails necessary to power Altera’s Cyclone® IV FPGA. DE0-Nano was developed by Terasic and this board is available for purchase through Terasic’s website.

Test report: PDF

회로도: PDF

레퍼런스 디자인

PMP9449 — Altera Arria V GX FPGA 전원 솔루션 레퍼런스 디자인

The PMP9449 reference design provides all the power supply rails necessary to power Altera's Arria® V GX family of FPGAs. It utilizes a TPS38600 to monitor the input supply and provide power on sequencing. This design features low cost, small footprint discrete ICs and is powered (...)

Test report: PDF

회로도: PDF

레퍼런스 디자인

TIDA-00153 — 고속 ADC를 사용하는 JESD204B 링크 지연 설계

JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: (...)

Design guide: PDF

회로도: PDF