Home Clocks & timing Clock buffers

Clocks & timing

Einfacheres Taktverteilungsdesign mit unseren Taktpuffern

Geräte mit geringem additiven Jitter und Schrägläufen, die die Systemkomplexität minimieren

Unser breitgefächertes Portfolio an Taktpuffern zeichnet sich durch Bausteine mit geringer additiver Jitter-Leistung und Ausgangsverzerrung sowie einem hohen Betriebstemperaturbereich für Industriestandard-Ausgangsformate wie LVCMOS, LVDS, LVPECL und HCSL aus. Diese Puffer sind für den Einsatz in einer Vielzahl von leistungsorientierten und kostensensiblen Anwendungen optimiert.

Single-Ended-Puffer

Optimieren Sie Ihr Design und erstellen Sie mehrere Kopien Ihrer LVCMOS-Taktquelle mit unseren benutzerfreundlichen Single-Ended-Puffern. Diese Puffer unterstützen Frequenzen bis zu 350 MHz und bieten additiven Jitter von 100 fs RMS und eine Stromversorgung von 1,5 bis 3,3 V.

Differenzielle Puffer

Generieren Sie mit unseren Differenzpuffern mehrere Ausgangsfrequenzen für LVDS, LVPECL, HCSL und CML. Diese Puffer unterstützen Frequenzen bis zu 3,2 GHz und bieten additiven Jitter von 100 fs RMS (typisch) und eine Stromversorgung von 2,5 bis 3,3 V.

Konfigurierbare Puffer

Generieren Sie mehrere Ausgangsfrequenzen für eine Reihe von Protokollen mit unseren konfigurierbaren (pinprogrammierbaren) Taktpuffern. Diese Puffer bieten universelle Unterstützung für Ein- und Ausgabeformate und additiven Jitter von weniger als 30 fs RMS.

Spezialpuffer

Optimieren Sie das Systemdesign in Industrie- und Speicheranwendungen mit unserem Portfolio von Spezialpuffern mit geringerem additiven Jitter, einschließlich verzögerungsfreier Puffern, DDR-Speicherpuffern und Trennpuffern.

Vorgestellte Taktpuffer

LMK1D1208

Fanout-Puffer mit Universaleingang, 8 LVDS-Ausgängen, Unterstützung für 1,8/2,5/3,3 V Versorgungsspannung, additiver Jitter unter 50 fs (eff) und Abwärtskompatibilität mit CDCLVD1208

LMK1C1106

Fanout-Puffer mit 6 LVCMOS-Ausgängen, Unterstützung für 1,8/2,5/3,3-V-Versorgungsspannung, additiver Jitter unter 50 fs (RMS) und Abwärtskompatibilität mit CDCLVC1106.

LMK1C1108

Fanout-Puffer mit 8 LVCMOS-Ausgängen, Unterstützung für 1,8/2,5/3,3-V-Versorgungsspannung, additiver Jitter unter 50 fs (RMS) und Abwärtskompatibilität mit CDCLVC1108.

CDCDB800

Fanout-Puffer mit 8 LP-HCSL-Ausgängen, DB800ZL-konformem Platzbedarf und individueller Ausgangsaktivierung/-deaktivierung über SMBus.

Vorgestellte technische Dokumentation

How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer

Erfahren Sie, wie die Familie der LVCMOS-Fanout-Puffer der CDCLVC11xx-Familie mit geringem Jitter Eingangssignale mit einem Spannungspegel von bis zu 1,8 V durch die Implementierung eines externen RC-Netzwerks unterstützt.

AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)

In diesem Anwendungsbericht finden Sie Techniken zur AC-Kopplung, die zur Schnittstelle zwischen verschiedenen Logikebenen, insbesondere LVPECL, LVDS, HSTL und CML, verwendet werden.

Clocking Design Guidelines: Unused Pins

Verwenden Sie diese Richtlinien als Ergänzung zum Datenblatt des Bauteils, um detaillierte Informationen über nicht verwendete Pins am Bauteil zu erhalten.

Technische artikel

Unterstützte technische Artikel zu Taktpuffern