Home Clocks & timing Clock buffers

Clocks & timing

Einfacheres Taktverteilungsdesign mit unseren Taktpuffern

Geräte mit geringem additiven Jitter und Schrägläufen, die die Systemkomplexität minimieren

Unser breites Portfolio an Taktpuffern bietet eine geringe additive Jitter-Leistung und einen hohen Betriebstemperaturbereich. Diese Puffer sind für den Einsatz in einer Vielzahl von leistungsorientierten und kostensensitiven Anwendungen perfekt geeignet.

Single-Ended-Puffer

Optimieren Sie Ihr Design und erstellen Sie mehrere Kopien Ihrer LVCMOS-Taktquelle mit unseren benutzerfreundlichen Single-Ended-Puffern. Diese Puffer unterstützen Frequenzen bis zu 350 MHz und bieten additiven Jitter von 100 fs RMS und eine Stromversorgung von 1,5 bis 3,3 V.

Differenzielle Puffer

Generieren Sie mit unseren Differenzpuffern mehrere Ausgangsfrequenzen für LVDS, LVPECL, HCSL und CML. Diese Puffer unterstützen Frequenzen bis zu 3,2 GHz und bieten additiven Jitter von 100 fs RMS (typisch) und eine Stromversorgung von 2,5 bis 3,3 V.

Konfigurierbare Puffer

Generieren Sie mehrere Ausgangsfrequenzen für eine Reihe von Protokollen mit unseren konfigurierbaren (pinprogrammierbaren) Taktpuffern. Diese Puffer bieten universelle Unterstützung für Ein- und Ausgabeformate und additiven Jitter von weniger als 30 fs RMS.

Spezialpuffer

Optimieren Sie das Systemdesign in Industrie- und Speicheranwendungen mit unserem Portfolio von Spezialpuffern mit geringerem additiven Jitter, einschließlich verzögerungsfreier Puffern, DDR-Speicherpuffern und Trennpuffern.

Vorgestellte Taktpuffer

LMK1C1104

Fanout-Puffer mit 4 LVCMOS-Ausgängen, Unterstützung für 1,8/2,5/3,3-V-Versorgungsspannung, additiver Jitter unter 50 fs (RMS) und Abwärtskompatibilität mit CDCLVC1104

CDCLVD1204

Fanout-Puffer mit vier LVDS-Ausgängen, additivem Jitter von weniger als 300 fs und Unterstützung für Taktfrequenzen bis 800 MHz

LMK00301

PIN-programmierbarer Puffer mit 10 Ausgängen, extrem geringem additivem Jitter von weniger als 30 fs und Unterstützung für Ausgangsfrequenzen bis zu 3 GHz

CDCVF2505

Arbeitet als verzögerungsfreier Puffer aufgrund eines integrierten PLL mit Rückkopplungsschleife zur Verzögerungskompensation und Signalumformung

Vorgestellte technische Dokumentation

How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer

Erfahren Sie, wie die Familie der LVCMOS-Fanout-Puffer der CDCLVC11xx-Familie mit geringem Jitter Eingangssignale mit einem Spannungspegel von bis zu 1,8 V durch die Implementierung eines externen RC-Netzwerks unterstützt.

AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)

In diesem Anwendungsbericht finden Sie Techniken zur AC-Kopplung, die zur Schnittstelle zwischen verschiedenen Logikebenen, insbesondere LVPECL, LVDS, HSTL und CML, verwendet werden.

Clocking Design Guidelines: Unused Pins

Verwenden Sie diese Richtlinien als Ergänzung zum Datenblatt des Bauteils, um detaillierte Informationen über nicht verwendete Pins am Bauteil zu erhalten.

Weitere technische Ressourcen

Durchsuchen Sie komplette Referenzdesign-Schaltungen auf Platinen- und Systemebene, die Sie bei der schnellen Evaluierung und Anpassung Ihres Systems unterstützen.

Finden Sie anhand von Parametern unsere passenden Vergleichstypen für Taktpuffer beliebiger Hersteller.

Erhalten Sie schnell und zuverlässig technischen Support von unseren Experten, die Sie bei der Umsetzung Ihrer Ideen in die Praxis unterstützen.

Technische artikel

Unterstützte technische Artikel zu Taktpuffern