JAJSNB6B November   2021  – April 2022 INA350

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 ゲイン設定
        1. 8.3.1.1 ゲイン誤差とドリフト係数
      2. 8.3.2 入力同相電圧範囲
      3. 8.3.3 EMI 除去
      4. 8.3.4 代表的な仕様と分布
      5. 8.3.5 電気的オーバーストレス
    4. 8.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 リファレンス・ピン
      2. 9.1.2 入力バイアス電流のリターン・パス
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 抵抗性ブリッジ圧力センサ
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
        1. 12.1.1.1 PSpice® for TI
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 Receiving Notification of Documentation Updates
    4. 12.4 サポート・リソース
    5. 12.5 商標
    6. 12.6 Electrostatic Discharge Caution
    7. 12.7 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

電気的オーバーストレス

設計者は多くの場合、オペアンプが電気的オーバーストレスにどの程度耐えられるのかという質問をします。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には電気的ストレスの制限が定められており、使用される半導体の製造プロセスの電圧ブレークダウン特性と、ピンに接続される特定の回路によって決定されます。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電気的オーバーストレス・イベントとの関連性を十分に理解しておくと役に立ちます。INA350 デバイスに搭載されている ESD 回路を、図 8-5 に示します。ESD 保護回路には、いくつかの電流ステアリング・ダイオードが含まれており、入力や出力のピンから、内部の電源ラインに戻るよう配線され、オペアンプ内部の吸収デバイスと接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。

図 8-5 等価な内部 ESD 回路