JAJST33A April   2017  – September 2025 REF31-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源電圧
      2. 7.3.2 熱ヒステリシス
      3. 7.3.3 温度ドリフト
      4. 7.3.4 ノイズ性能
      5. 7.3.5 長期安定性
      6. 7.3.6 ロード レギュレーション
    4. 7.4 デバイスの機能モード
      1. 7.4.1 負のリファレンス電圧
      2. 7.4.2 データ収集
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.1 概要

REF31xx-Q1 は、CMOS、高精度バンドギャップ電圧リファレンスのシリーズ ファミリです。基本バンドギャップ トポロジを機能ブロック図に示します。トランジスタ Q1 および Q2 は、Q1 の電流密度が Q2 の電流密度より高くなるようにバイアスされます。2 つベース エミッタ電圧の差 (Vbe1 – Vbe2) は、正の温度係数を持ち、抵抗R1 の両端間で強制されます。この電圧は、負の温度係数を持つ Q2 のベース エミッタ電圧に加算され、電圧を上昇させます。その結果、出力電圧は事実上温度に依存しません。図 6-3 に示すように、バンドギャップ電圧の曲率は、Q2 のベース エミッタ電圧の温度係数がわずかに非線形であることが原因です。