JAJSGA8G September   2018  – April 2026 TPS1663

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ホット プラグインおよび突入電流の制御
        1. 8.3.1.1 サーマル レギュレーション ループ
      2. 8.3.2  低電圧誤動作防止 (UVLO)
      3. 8.3.3  過電圧保護 (OVP)
      4. 8.3.4  過負荷および短絡保護
        1. 8.3.4.1 過負荷保護機能
        2. 8.3.4.2 短絡保護
          1. 8.3.4.2.1 出力短絡時の起動
      5. 8.3.5  出力電力制限、PLIM (TPS16632 および TPS16637)
      6. 8.3.6  電流モニタ出力 (IMON)
      7. 8.3.7  フォルト応答 (FLT)
      8. 8.3.8  パワー グッド出力 (PGOOD)
      9. 8.3.9  IN、P_IN、OUT、GND ピン
      10. 8.3.10 サーマル シャットダウン
      11. 8.3.11 低電流シャットダウン制御 (SHDN)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 電流制限スレッショルド R(ILIM) の選択のプログラミング
        2. 9.2.2.2 低電圧誤動作防止および過電圧設定点
        3. 9.2.2.3 出力電圧ランプ時間の設定 (tdVdT)
          1. 9.2.2.3.1 サポート コンポーネントの選択 RPGOOD および C(IN)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 シンプルな 24V 電源パス保護
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGE|24
  • PWP|20
サーマルパッド・メカニカル・データ
発注情報

8.3.5 出力電力制限、PLIM (TPS16632 および TPS16637)

TPS16630 は、固定の過電流制限スレッショルドを備えているため、電源入力に対して最大出力電力制限が線形的に増加します。PLC CPU などの電気的産業用プロセス制御機器は、防火において、限られたエネルギー回路や電力回路を必要とするため、IEC61010-1 や UL1310 などの規格に準拠する必要があります。動作電源電圧範囲が広いこのような大電力アプリケーションでは、出力電力の制限が課題になります。TPS16632 および TPS16637 は、可変出力電力制限機能を内蔵しており、本規格への準拠を必要とするシステム設計を簡素化できます。

図 8-10に示すように、PLIM と GND の間に抵抗を接続して、出力電力制限値を設定します。出力電力制限が必要ない場合は、PLIM を GND に直接接続します。この接続により、PLIM 機能がディスエーブルになります。

過電力負荷イベント発生時、TPS16632 および TPS16637 は、PLIM 抵抗で設定されたプログラムされた値に出力電力を制限します。この制限は、間接的にデバイスを電流制限モードで動作させる結果となり、その定常状態における出力電圧および電流は、負荷特性と次によって決定されます。

式 7. PLIM=VOUT×IOUT

図 6-8は、100W の電力制限設定を備えた TPS16632 の出力電力制限および電流制限特性を示しています。電力制限モードでのデバイスの最大時間は、162ms (標準値)、tCL_PLIM(dly)です。この時間が経過した後、デバイスは、表 8-1の MODE ピンの構成に基づいて、自動再試行モードまたはラッチ オフ モードのいずれかで動作します。

式 8. P P L I M = 1 × R P L I M

ここで、P(PLIM) は出力電力制限 (W 単位)、R(PLIM) は電力制限設定抵抗 (kΩ 単位) です。

出力電力制限動作中、tCL_PLIM_FLT(dly) の遅延の後、FLT がアサートされます。FLT 信号は、過電力負荷条件が解消し、デバイスが通常動作を再開するまでアサート状態を維持します。

図 8-11に、クラス 2 電源設計における 100W 設定時の、TPS16632 の出力電力制限性能を示します。

TPS1663 TPS16632 の代表的なアプリケーション回路図 8-10 TPS16632 の代表的なアプリケーション回路
TPS1663 100W クラス 2、TPS16632 の出力電力制限応答
RPLIM = 100kΩ RILIM = 3kΩ
図 8-11 100W クラス 2、TPS16632 の出力電力制限応答