JAJSGA8G September   2018  – April 2026 TPS1663

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ホット プラグインおよび突入電流の制御
        1. 8.3.1.1 サーマル レギュレーション ループ
      2. 8.3.2  低電圧誤動作防止 (UVLO)
      3. 8.3.3  過電圧保護 (OVP)
      4. 8.3.4  過負荷および短絡保護
        1. 8.3.4.1 過負荷保護機能
        2. 8.3.4.2 短絡保護
          1. 8.3.4.2.1 出力短絡時の起動
      5. 8.3.5  出力電力制限、PLIM (TPS16632 および TPS16637)
      6. 8.3.6  電流モニタ出力 (IMON)
      7. 8.3.7  フォルト応答 (FLT)
      8. 8.3.8  パワー グッド出力 (PGOOD)
      9. 8.3.9  IN、P_IN、OUT、GND ピン
      10. 8.3.10 サーマル シャットダウン
      11. 8.3.11 低電流シャットダウン制御 (SHDN)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 電流制限スレッショルド R(ILIM) の選択のプログラミング
        2. 9.2.2.2 低電圧誤動作防止および過電圧設定点
        3. 9.2.2.3 出力電圧ランプ時間の設定 (tdVdT)
          1. 9.2.2.3.1 サポート コンポーネントの選択 RPGOOD および C(IN)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 シンプルな 24V 電源パス保護
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGE|24
  • PWP|20
サーマルパッド・メカニカル・データ
発注情報

6.6 タイミング要件

–40°C ≤ TA = TJ ≤ +125°C、4.5V < V(IN) = V(P_IN) < 60V、V( SHDN) = 2V、R(ILIM) = 30kΩ、IMON = PGOOD = FLT = OPEN、C(OUT) = 1μF、C(dVdT) = OPEN(全電圧は GND 基準です、(特に記述のない限り))
パラメータ テスト条件 最小値 公称値 最大値 単位
UVLO 入力 (UVLO)
UVLO_ton(dly) UVLO スイッチのターンオン遅延 UVLO↑ (V(UVLOR) より 100mV 高い) から V(OUT) = 100mV、C(dVdT) ≥10nF、[C(dVdT)、nF 単位] 742 + 49.5x C(dVdT) µs
UVLO_toff(dly) UVLO スイッチのターンオフ遅延 UVLO↓ (V(UVLOF) より 20mV 低い) から FLT↓ 9 11 16 µs
tUVLO_FLT(dly) UVLO からフォルト デアサートまでの遅延 UVLO↑ から FLT ↑ までの遅延 500 617 700 µs
過電圧保護入力 (OVP)
OVP_toff(dly) OVP スイッチのターンオフ遅延 OVP↑ (V(OVPR) より 20mV 高い) から FLT↓ 8.5 11 14 µs
OVP_ton(dly) OVP スイッチのディスエーブル遅延 OVP↓ (V(OVPF) より 100mV 低い) から FET オン、C(dVdT) ≥10nF、[C(dVdT)、nF 単位 ] 150 + 49.5x C(dVdT) µs
tOVC(dly) 過電圧クランプ動作時の最大持続時間 TPS16632 のみ 162 ms
OVC_tFLT(dly) 過電圧クランプ動作時の FLT アサート遅延 TPS16632 のみ 617 µs
シャットダウン制御入力 (SHDN)
tSD(dly) シャットダウン エントリ遅延 SHDN↓ (V(SHUTF) より低い) から FET オフ 0.8 1 1.5 µs
電流制限
tFASTTRIP(dly) ホット短絡の応答時間 I(OUT) > I(SCP) 1 µs
ソフト短絡応答 I(FASTTRIP) < I(OUT) < I(SCP) 2.2 3.2 4.5 µs
tCL_PLIM(dly) 電流の最大持続時間 & (電力制限：TPS16632 および TPS16637) 129 162 202 ms
tCL_PLIM_FLT(dly) 電流の FLT 遅延 & (電力制限：TPS16632 および TPS16637) 1.09 1.3 1.6 ms
出力ランプ制御 (dVdT)
t(FASTCHARGE) 高速充電時の出力ランプ時間 C(dVdT) = Open、10% ～ 90% V(OUT)、C(OUT) = 1 µF; V(IN) = 24V 350 495 700 µs
t(dVdT) 出力ランプタイム C(dVdT) = 22nF、10% ～ 90% V(OUT)、V(IN) = 24V 8.35 ms
パワー グッド (PGOOD)
tPGOODR PGOOD 遅延 (グリッチ除去) 時間 立ち上がりエッジ 8 11.5 13 ms
tPGOODF PGOOD 遅延 (グリッチ除去) 時間 立ち下がりエッジ 8 10 13 ms
熱保護
t(TSD_retry) TSD での再試行遅延 MODE = GND 500 648 800 ms
t(Treg_timeout) サーマル レギュレーション タイムアウト 1.1 1.25 1.5 s