JAJSGA8G September 2018 – April 2026 TPS1663
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
TPS1663x は、±2% の高精度な可変低電圧誤動作防止機能を搭載しています。入力低電圧異常時に UVLO ピンの電圧が V(UVLOF) を下回ると、内部 FET は速やかにオフとなり、FLT がアサートされます。UVLO コンパレータのヒステリシスは 78mV (標準値) です。入力 UVLO スレッショルドを設定するには、図 8-3 に示すように、IN 電源から UVLO 端子を経由して GND に至る 抵抗デバイダを接続します。低電圧誤動作防止機能が不要な場合は、UVLO 端子を IN 端子に接続する必要があります。UVLO 端子をフローティング状態のままにしてはいけません。
図 8-3 R1、R2、R3 を用いたUVLO および OVP スレッショルド