JAJSGA8G September   2018  – April 2026 TPS1663

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ホット プラグインおよび突入電流の制御
        1. 8.3.1.1 サーマル レギュレーション ループ
      2. 8.3.2  低電圧誤動作防止 (UVLO)
      3. 8.3.3  過電圧保護 (OVP)
      4. 8.3.4  過負荷および短絡保護
        1. 8.3.4.1 過負荷保護機能
        2. 8.3.4.2 短絡保護
          1. 8.3.4.2.1 出力短絡時の起動
      5. 8.3.5  出力電力制限、PLIM (TPS16632 および TPS16637)
      6. 8.3.6  電流モニタ出力 (IMON)
      7. 8.3.7  フォルト応答 (FLT)
      8. 8.3.8  パワー グッド出力 (PGOOD)
      9. 8.3.9  IN、P_IN、OUT、GND ピン
      10. 8.3.10 サーマル シャットダウン
      11. 8.3.11 低電流シャットダウン制御 (SHDN)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 電流制限スレッショルド R(ILIM) の選択のプログラミング
        2. 9.2.2.2 低電圧誤動作防止および過電圧設定点
        3. 9.2.2.3 出力電圧ランプ時間の設定 (tdVdT)
          1. 9.2.2.3.1 サポート コンポーネントの選択 RPGOOD および C(IN)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 シンプルな 24V 電源パス保護
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGE|24
  • PWP|20
サーマルパッド・メカニカル・データ
発注情報

8.3.3 過電圧保護 (OVP)

TPS1663x は、過電圧状態においてシステムを保護する回路を内蔵しています。TPS16630 は、±2% の高精度な可変過電圧カットオフ機能を搭載しています。OVP ピンの電圧が V(OVPR) を上回ると、内部 FET がオフになり、下流の負荷が保護されます。OVP スレッショルドを外部から設定するには、図 8-3に示すように、IN 電源から OVP 端子を経由して GND に至る抵抗デバイダを接続します。TPS16632 は、内部で 39Vに固定された最大過電圧クランプ V(OVC) 機能を搭載しています。TPS16632 は、入力電圧が 40V を超えると、出力電圧を V(OVC) にクランプします。出力電圧クランプ動作中の、内部 MOSFET の消費電力次のとおりですは

式 4. PD=VIN-VOVC×IOUT

過度の電力消費が長時間続くと、デバイスの温度が上昇する可能性があります。これを回避するため、内部 FET は最大 tOVC(dly)、162ms (標準値) の間、過電圧クランプで動作します。この期間が経過すると、内部 FET がオフになり、その後のデバイスの動作は、表 8-1に示すように、MODE 構成 (自動再試行またはラッチオフ) の設定によって決まります。

図 8-4に過電圧カットオフ機能を、図 8-5に過電圧クランプ機能を示します。FLT は、過電圧クランプ モードに移行した後、617µs (標準値) の遅延後にアサートされ、過電圧フォルトが解消されるまでアサート状態を維持します。

TPS1663 33V レベルでの過電圧カットオフ応答
TPS16630 33V の OVP 設定
図 8-4 33V レベルでの過電圧カットオフ応答
TPS1663 過電圧クランプの応答
TPS16632 COUT = 10µF、FLT を VOUT に接続 RLOAD = 30Ω
図 8-5 過電圧クランプの応答