電流モードロジック (CML) は、LVDS に類似したスイッチドカレント出力ですが、より高速で利用されます。終端は通常、レシーバの正の出力終端電圧 (V_CCO) に対する各出力で 50Ω です。

CML 差動出力スイングと同相モード電圧は標準化されておらず、400mV ～ 800mV の差動範囲です。6Gbit/s を超える速度では、差動は一般に 400mV に低下します。

出力段は、出力電源電圧に接続する 2 つの 50Ω 抵抗、および 2 つの関連スイッチングトランジスタと共有電流源で構成されます (図 2-14 を参照)。

目的の出力状態に応じて、一度に 1 つの出力トランジスタが通電しています。on トランジスタは、対応する 50 Ω 抵抗を介して 16mA の電流を流し、出力と V_CCO との間に 50Ω/16mA=800mV の電圧差を発生させます。

もう一方の 50Ω 抵抗はプルアップ抵抗として機能します。その抵抗には電流が流れないため、それぞれの出力は V_CCO にプルされます。

負荷の終端ラインでは各出力に 50Ω の負荷が並列に接続されるため、出力スイングはこの半分になり、レシーバで V_CCO より 400mV 低い値になります。

CML 出力については、TLV3901 (準備 - 営業に連絡) を参照してください。