低電圧差動信号伝送 (LVDS) の出力段では出力間にスイッチド電流 ±4mA を使用し、ECL ベースの出力の要件に応じて負電源と 2 つのプルダウン抵抗を不要にします。LVDS では、出力スイングはさらに +1.2V を中心とした ±400mV まで減少します。

LVDS 終端は、レシーバの出力間に 100Ω の終端抵抗を 1 つ使用するだけで簡単に実装できます。100Ω の抵抗を ±4mA の差動電流と組み合わせることで、レシーバに ±400mV の差動信号が生成されます。

LVDS は TIA/EIA-644 とも呼ばれ、DisplayPort、FPD-Link、Channel Link、FireWire、Serial ATA などの、多くの一般的なインターリンクプロトコルの基盤にもなっています。多くのプロセッサおよび　ASIC　は、内部終端抵抗を備えたネイティブ　LVDS　入力を備えています。

LVDS 標準をサポートするデバイスの例として、LMH7220、TLV3604/5/7、TLV3801/2、TLV3811/11C があります。