JAJA978F October   2022  – August 2025 DP83TC812R-Q1 , DP83TC812S-Q1 , DP83TC813R-Q1 , DP83TC813S-Q1 , DP83TC814R-Q1 , DP83TC814S-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2ハードウェアの構成
    1. 2.1 回路図
  6. 3ソフトウェアの設定
  7. 4PMA テスト
    1. 4.1 PMA テスト手順
  8. 5IOP テスト：リンクアップとリンクダウン
    1. 5.1 IOP テスト手順
  9. 6SQI テスト
    1. 6.1 SQI 値の解釈
  10. 7TDR テスト
    1. 7.1 TDR テスト手順
  11. 8EMC と EMI のテスト
  12. 9改訂履歴

2.1 回路図

100Base-T1 PHY の性能には、MDI、リファレンス クロック、電源ネットワーク向けの回路図と適切な部品が重要です。このセクションでは、OA TC-1 のテストで使用する推奨回路図と部品の値を示します。

電源ネットワーク：スリープ モード要件を持つアプリケーションの場合 (DP83TC812)図 2-1 電源ネットワーク：スリープ モード要件を持つアプリケーションの場合 (DP83TC812)
電源ネットワーク：スリープ モード要件を持つアプリケーションの場合 (DP83TC813)図 2-2 電源ネットワーク：スリープ モード要件を持つアプリケーションの場合 (DP83TC813)
電源ネットワーク：スリープ モード要件なしアプリケーション用 (DP83TC812 および DP83TC814)図 2-3 電源ネットワーク：スリープ モード要件なしアプリケーション用 (DP83TC812 および DP83TC814)
電源ネットワーク：スリープ モード要件なしアプリケーション用 (DP83TC813)図 2-4 電源ネットワーク：スリープ モード要件なしアプリケーション用 (DP83TC813)
MDI と水晶振動子の回路図図 2-5 MDI と水晶振動子の回路図
表 2-1 パラメーター、構成要素、および値
パラメータ | コンポーネント値
VDDIO | VDDMAC1.8V、2.5V、または 3.3V
デカップリング コンデンサ VDDIO10nF
デカップリング コンデンサ VDDMAC10nF、470nF
VDDIO | VDDMAC1 用一体型フェライト ビーズBLM18KG601SH1
VDDA3.3V
デカップリング コンデンサ VDDA10nF、470nF
(選択可能)：VDDA 用フェライト ビーズBLM18KG601SH1
Vsleep3.3V
デカップリング コンデンサ Vsleep0.1μF
DC ブロッキング コンデンサ (精度 1%、100V)0.1μF
コモン モード チョーク

DLW43MH201XK2L、DLW32MH201XK2、AE2002、ACT1210L-201

同相終端抵抗 (精度 1%、0.75W、サイズ：2010)1kΩ
MDI カップリング コンデンサ4.7nF
ESD シャント (5% 精度、0.125W、サイズ：0805100kΩ
絶縁抵抗 1 (0.25W、サイズ：1206)0 Ω
絶縁抵抗 2 (0.25W、サイズ：1206)0 Ω
絶縁型コンデンサ未実装
R_XI100 Ω
R_XO水晶のワット数仕様に必要な最小値
ESDCONN (オプション)100V を上回るクランプ電圧と負荷容量が 5pF 未満の ESD 抑制デバイス向けに、Open Alliance 100BASE-T1 EMC テスト仕様で認定済みの ESD デバイス。

PESD1ETH1GLS-Q を例にします。

ESDPHY (オプション)

PESD2ETHX-Q。VCC ピンを 3.3V レールに接続します。これにより、イーサネット ケーブルがバッテリに短絡した場合や、100V 未満のその他の過渡事象から保護できます。

(1) VDDIO が VDDMAC から分離している場合、VDDIO にフェライト ビーズと 0.47μF コンデンサを追加する必要があります。このフェライト ビーズの部品番号は、BLM18KG601SH1 の詳細を示します。