JAJSOE6C June   2022  – April 2025 ADC12DJ5200-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイスの比較
      2. 6.3.2  アナログ入力
        1. 6.3.2.1 アナログ入力保護
        2. 6.3.2.2 フルスケール電圧 (VFS) の調整
        3. 6.3.2.3 アナログ入力オフセットの調整
      3. 6.3.3  ADC コア
        1. 6.3.3.1 ADC の動作原理
        2. 6.3.3.2 ADC コアのキャリブレーション
        3. 6.3.3.3 アナログ基準電圧
        4. 6.3.3.4 ADC のオーバーレンジ検出
        5. 6.3.3.5 コード エラー レート (CER)
      4. 6.3.4  温度監視ダイオード
      5. 6.3.5  タイムスタンプ
      6. 6.3.6  クロック供給
        1. 6.3.6.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.6.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.6.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.6.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.6.3.2 SYSREF 自動較正
      7. 6.3.7  プログラマブル FIR フィルタ (PFIR)
        1. 6.3.7.1 デュアル チャネル イコライゼーション
        2. 6.3.7.2 シングル チャネル イコライゼーション
        3. 6.3.7.3 時間変動フィルタ
      8. 6.3.8  デジタル ダウン コンバータ (DDC)
        1. 6.3.8.1 丸めおよび飽和
        2. 6.3.8.2 数値制御オシレータと複素ミキサ
          1. 6.3.8.2.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.8.2.2 NCO の選択
          3. 6.3.8.2.3 基本 NCO 周波数設定モード
          4. 6.3.8.2.4 有理 NCO 周波数設定モード
          5. 6.3.8.2.5 NCO 位相オフセット設定
          6. 6.3.8.2.6 NCO 位相同期
        3. 6.3.8.3 デシメーション フィルタ
        4. 6.3.8.4 出力データ フォーマット
        5. 6.3.8.5 デシメーション設定
          1. 6.3.8.5.1 デシメーション係数
          2. 6.3.8.5.2 DDC ゲイン ブースト
      9. 6.3.9  JESD204C インターフェイス
        1. 6.3.9.1 トランスポート層
        2. 6.3.9.2 スクランブル機能
        3. 6.3.9.3 リンク層
        4. 6.3.9.4 8B/10B リンク層
          1. 6.3.9.4.1 データ エンコード (8B/10B)
          2. 6.3.9.4.2 マルチフレームおよびローカル マルチフレーム クロック (LMFC)
          3. 6.3.9.4.3 コード グループ同期 (CGS)
          4. 6.3.9.4.4 初期レーン整列シーケンス (ILAS)
          5. 6.3.9.4.5 フレームおよびマルチフレーム監視
        5. 6.3.9.5 64B/66B リンク層
          1. 6.3.9.5.1 64B/66B エンコード
          2. 6.3.9.5.2 マルチブロック、拡張マルチブロック、ローカル拡張マルチブロック クロック (LEMC)
          3. 6.3.9.5.3 同期ヘッダを使用したブロック、マルチブロック、拡張マルチブロック整列
            1. 6.3.9.5.3.1 巡回冗長検査 (CRC) モード
            2. 6.3.9.5.3.2 前方誤り訂正 (FEC) モード
          4. 6.3.9.5.4 初期レーン整列
          5. 6.3.9.5.5 ブロック、マルチブロック、拡張マルチブロック整列監視
        6. 6.3.9.6 物理層
          1. 6.3.9.6.1 SerDes プリエンファシス
        7. 6.3.9.7 JESD204C 対応
        8. 6.3.9.8 複数デバイスの同期と決定論的レイテンシ
        9. 6.3.9.9 Subclass 0 システムでの動作
      10. 6.3.10 アラームの監視
        1. 6.3.10.1 クロック エラー検出
        2. 6.3.10.2 FIFO エラー検出
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 デュアル入力シングル チャネル モード (デュアル DES モード)
      4. 6.4.4 JESD204C モード
        1. 6.4.4.1 JESD204C 動作モード表
        2. 6.4.4.2 JESD204C モード (続き)
        3. 6.4.4.3 JESD204C トランスポート層のデータ形式
        4. 6.4.4.4 64B/66B 同期ヘッダ ストリームの構成
      5. 6.4.5 パワーダウン モード
      6. 6.4.6 テスト モード
        1. 6.4.6.1 シリアライザのテスト モードの詳細
        2. 6.4.6.2 PRBS テスト モード
        3. 6.4.6.3 クロック パターン モード
        4. 6.4.6.4 ランプ テスト モード
        5. 6.4.6.5 ショートおよびロング トランスポート テスト モード
          1. 6.4.6.5.1 ショート トランスポート テスト パターン
        6. 6.4.6.6 D21.5 テスト モード
        7. 6.4.6.7 K28.5 テスト モード
        8. 6.4.6.8 反復 ILA テスト モード
        9. 6.4.6.9 修正 RPAT テスト モード
      7. 6.4.7 キャリブレーション モードとトリミング
        1. 6.4.7.1 フォアグラウンド キャリブレーション モード
        2. 6.4.7.2 バックグラウンド キャリブレーション モード
        3. 6.4.7.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      8. 6.4.8 オフセット キャリブレーション
      9. 6.4.9 トリミング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 SPI レジスタ マップ
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 広帯域 RF サンプリング レシーバ
        1. 7.2.1.1 設計要件
          1. 7.2.1.1.1 入力信号パス
          2. 7.2.1.1.2 クロック供給
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 AC カップリング コンデンサの値の計算
      2. 7.2.2 再構成可能デュアル チャネル 5GSPS またはシングル チャネル 10GSPS オシロスコープ
        1. 7.2.2.1 設計要件
          1. 7.2.2.1.1 入力信号パス
          2. 7.2.2.1.2 クロック供給
          3. 7.2.2.1.3 ADC12DJ5200-SP オシロスコープ アプリケーション
    3. 7.3 初期化セットアップ
    4. 7.4 電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

4 ピン構成および機能

ADC12DJ5200-SP ALR パッケージ、144 ボール フリップ チップ BGA (上面図)図 4-1 ALR パッケージ、144 ボール フリップ チップ BGA
(上面図)
表 4-1 ピンの機能
ピン タイプ 説明
名称 番号
AGND A1、A2、A3、A6、A7、B2、B3、B4、B5、B6、B7、C6、D1、D6、E1、E6、F2、F3、F6、G2、G3、G6、H1、H6、J1、J6、L2、L3、L4、L5、L6、L7、M1、M2、M3、M6、M7 — アナログ電源の接地。AGND および DGND を回路基板の共通グランドプレーン (GND) に接続します。
BG C3 O バンドギャップ電圧出力。このピンは、推奨動作条件表に規定されているように、小さな電流のみを供給し、制限された容量性負荷を駆動できます。このピンは、使用しない場合は接続解除できます。
CALSTAT F7 O フォアグラウンド キャリブレーション ステータス出力またはデバイス アラーム出力。機能は CAL_STATUS_SEL によってプログラムされます。このピンは、使用しない場合は接続解除できます。
CALTRIG E7 I フォアグラウンド キャリブレーション トリガ入力。このピンは、CAL_TRIG_EN でハードウェア キャリブレーション トリガが選択されている場合にのみ使用されます。それ以外の場合は、CAL_SOFT_TRIG を使用してソフトウェア トリガが実行されます。使用しない場合は、このピンをGNDに接続してください。
CLK+ F1 I デバイス (サンプリング) クロックの正の入力。最高の性能を得るためには、この入力にクロック信号をAC結合することを強く推奨します。シングル チャネル モードでは、立ち上がりエッジと立ち下がりエッジの両方でアナログ入力信号がサンプリングされます。デュアル チャネル モードでは、立ち上がりエッジでアナログ信号がサンプリングされます。この差動入力はトリムされない 100Ω の差動終端を内蔵し、DEVCLK_LVPECL_EN が 0 に設定されている限り、最適な入力同相電圧に自己バイアスされます。
CLK– G1 I デバイス (サンプリング) クロックの負の入力。TIでは、最高の性能を得るためにAC結合を強く推奨します。
DA0+ E12 O チャネル A、レーン 0、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA0– F12 O チャネル A、レーン 0、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩの抵抗を使用してGND（0V）とVD11（1.1V）間の任意の電圧レベルに接続できます。
DA1+ C12 O チャネル A、レーン 1、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA1– D12 O チャネル A、レーン 1、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA2+ A10 O チャネル A、レーン 2、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ～ 1MΩ の抵抗を使用して GND (0V) と VD11 (1.1V) の間の任意の電圧レベルに接続できます。
DA2– A11 O チャネル A、レーン 2、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA3+ A8 O チャネル A、レーン 3、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA3– A9 O チャネル A、レーン 3、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA4+ E11 O チャネル A、レーン 4、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA4– F11 O チャネル A、レーン 4、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA5+ C11 O チャネル A、レーン 5、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA5– D11 O チャネル A、レーン 5、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA6+ B10 O チャネル A、レーン 6、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、常にレシーバで 100Ω の差動終端で終端するか、0Ω ～ 1MΩ の抵抗を使用して GND (0V) と VD11 (1.1V) の間の任意の電圧レベルに接続する必要があります。このピンは、使用しない場合は接続解除できます。
DA6– B11 O チャネル A、レーン 6、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA7+ B8 O チャネル A、レーン 7、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DA7– B9 O チャネル A、レーン 7、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB0+ H12 O チャネル B、レーン 0、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB0– G12 O チャネル B、レーン 0、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩの抵抗を使用してGND（0V）とVD11（1.1V）間の任意の電圧レベルに接続できます。
DB1+ K12 O チャネル B、レーン 1、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンは、使用しない場合は接続解除できます。
DB1– J12 O チャネル B、レーン 1、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB2+ M10 O チャネル B、レーン 2、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB2– M11 O チャネル B、レーン 2、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB3+ M8 O チャネル B、レーン 3、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB3– M9 O チャネル B、レーン 3、負接続の高速シリアル化データ出力。このピンは、使用しない場合は接続解除できます。
DB4+ H11 O チャネル B、レーン 4、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB4– G11 O チャネル B、レーン 4、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB5+ K11 O チャネル B、レーン 5、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB5– J11 O チャネル B、レーン 5、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB6+ L10 O チャネル B、レーン 6、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB6– L11 O チャネル B、レーン 6、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB7+ L8 O チャネル B、レーン 7、正接続の高速シリアル化データ出力。この差動出力は AC 結合する必要があり、レシーバに接続された 100Ω の差動終端で常に終端する必要があります。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DB7– L9 O チャネル B、レーン 7、負接続の高速シリアル化データ出力。このピンを使用しない場合は接続解除するか、0Ω ~ 1MΩ の抵抗を使用してGND（0V）とVD11（1.1V）の間の任意の電圧レベルに接続できます。
DGND A12、B12、D9、D10、F9、F10、G9、G10、J9、J10、L12、M12 — デジタル電源の接地。AGND および DGND を回路基板の共通グランドプレーン (GND) に接続します。
INA+ A4 I チャネル A アナログ入力の正接続。最適な性能を得るためには、シングル チャネル モードで INA± を使用することを推奨します。差動フルスケール入力電圧は、FS_RANGE_A レジスタによって決定されます (「フルスケール電圧 (VFS) の調整」セクション)。この入力は、50Ω の終端抵抗を経由してグランドに終端されます。入力同相電圧は通常 0V (GND) に設定され、「推奨動作条件」表の推奨事項に従う必要があります。このピンは、使用しない場合は接続解除できます。
INA– A5 I チャネル A アナログ入力の負接続。最適な性能を得るためには、シングル チャネル モードで INA± を使用することを推奨します。詳細については、INA+ (ピン A4) を参照してください。この入力は、50Ω の終端抵抗を経由してグランドに終端されます。このピンは、使用しない場合は接続解除できます。
INB+ M4 I チャネル B アナログ入力の正接続。最適な性能を得るためには、シングル チャネル モードで INA± を使用することを推奨します。差動フルスケール入力電圧は、FS_RANGE_B レジスタによって決定されます (「フルスケール電圧 (VFS) の調整」セクション)。この入力は、50Ω の終端抵抗を経由してグランドに終端されます。入力同相電圧は通常 0V (GND) に設定して、「推奨動作条件」表の推奨事項に従う必要があります。このピンは、使用しない場合は接続解除できます。
INB– M5 I チャネル B アナログ入力の負接続。最適な性能を得るためには、シングル チャネル モードで INA± を使用することを推奨します。詳細については、INB+を参照してください。この入力は、50Ω の終端抵抗を経由してグランドに終端されます。このピンは、使用しない場合は接続解除できます。
NCOA0 C7 I

NCO の LSB の選択により DDC A が制御されます。JMODE を使用する際、NCOA0 および NCOA1 は、可能な 4 つの NCO のうち、デジタル ミキシングに使用される NCO を選択します。残りの未選択の NCO は、位相コヒーレントを維持するため引き続き動作し、NCOA0 と NCOA1 の値を変更することで交換できます (CMODE = 1 のとき)。このピンは非同期入力です。詳細については、「NCO 高速周波数ホッピング (FFH)」および「NCO の選択」セクションを参照してください。使用しない場合は、このピンをGNDに接続してください。
NCOA1 D7 I NCO の MSB の選択により DDC A が制御されます。使用しない場合、このピンを GND に接続します。
NCOB0 K7 I

NCO の LSB の選択により DDC B が制御されます。JMODE を使用する際、NCOB0 および NCOB1 は、可能な 4 つの NCO のうち、デジタル ミキシングに使用される NCO を選択します。残りの未選択の NCO は、位相コヒーレントを維持するため引き続き動作し、NCOB0 と NCOB1 の値を変更することで交換できます (CMODE = 1 のとき)。このピンは非同期入力です。詳細については、「NCO 高速周波数ホッピング (FFH)」および「NCO の選択」セクションを参照してください。使用しない場合は、このピンをGNDに接続してください。
NCOB1 J7 I

NCO の MSB の選択により DDC B が制御されます。使用しない場合、このピンを GND に接続します。
ORA0 C8 O OVR_T0 スレッショルドのチャネル A の高速オーバーレンジ検出ステータス。アナログ入力が OVR_T0 にプログラムされたスレッショルドを超えると、このステータス インジケータが High になります。最小パルス幅は OVR_N によって設定されます。詳細については、ADC オーバーレンジ検出セクションを参照してください。このピンは、使用しない場合は接続解除できます。
ORA1 D8 O OVR_T1 スレッショルドのチャネル A の高速オーバーレンジ検出ステータス。アナログ入力が OVR_T1 にプログラムされたスレッショルドを超えると、このステータス インジケータが High になります。最小パルス幅は OVR_N によって設定されます。詳細については、ADC オーバーレンジ検出セクションを参照してください。このピンは、使用しない場合は接続解除できます。
ORB0 K8 O OVR_T0 スレッショルドのチャネル B の高速オーバーレンジ検出ステータス。アナログ入力が OVR_T0 にプログラムされたスレッショルドを超えると、このステータス インジケータが High になります。最小パルス幅は OVR_N によって設定されます。詳細については、ADC オーバーレンジ検出セクションを参照してください。このピンは、使用しない場合は接続解除できます。
ORB1 J8 O OVR_T1 スレッショルドのチャネル B の高速オーバーレンジ検出ステータス。アナログ入力が OVR_T1 にプログラムされたスレッショルドを超えると、このステータス インジケータが High になります。最小パルス幅は OVR_N によって設定されます。詳細については、ADC オーバーレンジ検出セクションを参照してください。このピンは、使用しない場合は接続解除できます。
PD K6 I このピンを Hight に設定すると、温度ダイオードのキャリブレーションのため、またはデバイスを使用していないときに消費電力を低減するため、すべてのアナログ回路とシリアライザ出力がディセーブルになります。使用しない場合は、このピンをGNDに接続してください。
SCLK F8 I シリアル インターフェイス クロック。このピンはシリアル・プログラミング・データの入出力をクロックするシリアル・インターフェイス・クロック入力として機能します。シリアルインターフェイスの使い方 セクションでは、シリアルインターフェイスについて詳しく説明しています。1.1V と 1.8V の CMOS レベルをサポート。
SCS E8 I シリアル インターフェイスのチップ セレクトのアクティブ Low 入力。シリアルインターフェイスの使い方 セクションでは、シリアルインターフェイスについて詳しく説明しています。1.1V と 1.8V の CMOS レベルをサポート。このピンには、VD11 への 82kΩ のプルアップ抵抗が搭載されています。
SDI G8 I シリアル インターフェイスのデータ入力。シリアルインターフェイスの使い方 セクションでは、シリアルインターフェイスについて詳しく説明しています。1.1V と 1.8V の CMOS レベルをサポート。
SDO H8 O シリアル インターフェイス データ出力。シリアルインターフェイスの使い方 セクションでは、シリアルインターフェイスについて詳しく説明しています。このピンは、デバイス通常動作中はハイインピーダンスになります。このピンは、シリアルインターフェイスの読み取り動作時に 1.9V CMOS レベルを出力します。このピンは、使用しない場合は接続解除できます。
SYNCSE C2 I シングルエンドJESD204C SYNC 信号。この入力はアクティブLow入力であり、SYNC_SELが0に設定されているときに、8B/10BモードでJESD204Cシリアルリンクを初期化するために使用されます。64B/66B モードでは初期化に SYNC 信号を使用しませんが、NCO 同期には使用できます。8B/10BモードでLowに切り替えると、この入力により、コード・グループ同期が開始されます（コード・グループ同期（CGS） を参照）。コード・グループ同期後に、最初のレーン・アライメント・シーケンスを開始するには、この入力をHighに切り替える必要があります（「初期レーン・アライメント・シーケンス（ILAS）」セクションを参照）。代わりに、SYNC_SEL を 1 に設定し、TMSTP± を差動 SYNC 入力として使用することで、差動 SYNC 信号を使用できます。差動 SYNC (TMSTP±) を JESD204C SYNC 信号として使用する場合は、このピンを GND に接続します。
SYSREF+ K1 I SYSREFの正入力は、JESD204Cインターフェイス全体で同期と決定論的レイテンシを実現するために使用されます。この差動入力（SYSREF+ ～ SYSREF–）には、トリムされていない 100Ω 差動終端が内蔵されており、SYSREF_LVPECL_EN が 0 に設定されているときは AC 結合できます。SYSREF_LVPECL_ENが0に設定されると、この入力は自己バイアスされます。終端は、各入力ピン（SYSREF+とSYSREF–）のグランドに対して50Ω に変化し、SYSREF_LVPECL_ENが1に設定されているときはDC結合できます。SYSREF_LVPECL_EN が 1 に設定されている場合、この入力は自己バイアスではなく、推奨動作条件表に記載されている入力同相電圧範囲に外部でバイアスする必要があります。
SYSREF– L1 I SYSREF 負入力
TDIODE+ K2 I 温度ダイオードの正 (アノード) 接続。外部温度センサをTDIODE+およびTDIODE–に接続して、デバイスの接合部温度を監視できます。このピンは、使用しない場合は接続解除できます。
TDIODE– K3 I 温度ダイオードの負 (カソード) 接続。このピンは、使用しない場合は接続解除できます。
TMSTP+ B1 I タイムスタンプ入力の正接続または差動 JESD204C SYNC の正接続。この入力はタイムスタンプ入力であり、TIMESTAMP_EN が 1 に設定されているときに、特定のサンプルをマークするために使用されます。SYNC_SEL が 1 にセットされている場合、この差動入力は JESD204C SYNC 信号入力として使用されます。この入力は、タイムスタンプと差動 SYNC 入力の両方として同時に使用でき、タイムスタンプ メカニズムを使用して SYNC 信号をフィードバックできます。JESD204C SYNC として使用する場合、TMSTP± はアクティブ Low 信号を使います。使用法の詳細については、タイムスタンプ セクションを参照してください。この入力を使用するには、
TMSTP_RECV_EN を 1 に設定する必要があります。この差動入力（TMSTP+ ～ TMSTP–）には、トリムされていない 100Ω 差動終端が内蔵されており、TMSTP_LVPECL_EN が 0 に設定されているときは AC 結合できます。終端は、各入力ピン（TMSTP+およびTMSTP–）のグランドに対して50Ω に変化し、TMSTP_LVPECL_ENが1に設定されているときはDC結合も可能です。このピンは自己バイアスではないため、AC結合およびDC結合の両方の構成では、外部バイアスを印加する必要があります。AC 結合と DC 結合の両方について、同相電圧は推奨動作条件表に記載されている範囲内である必要があります。SYNCSE を JESD204C SYNC に使用し、タイムスタンプが不要な場合、このピンを切断したままにして無効化 (TMSTP_RECV_EN = 0) できます。
TMSTP– C1 I タイムスタンプ入力の正接続または差動 JESD204C SYNC の負接続。SYNCSE を JESD204C SYNC に使用し、タイムスタンプが不要な場合、このピンを切断したままにして無効化 (TMSTP_RECV_EN = 0) できます。
VA11 C5、D2、D3、D5、E5、F5、G5、H5、J2、J3、J5、K5 I 1.1V アナログ電源
VA19 C4、D4、E2、E3、E4、F4、G4、H2、H3、H4、J4、K4 I 1.9V アナログ電源
VD11 C9、C10、E9、E10、G7、H7、H9、H10、K9、K10 I 1.1V デジタル電源