JAJSOE6C June   2022  – April 2025 ADC12DJ5200-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイスの比較
      2. 6.3.2  アナログ入力
        1. 6.3.2.1 アナログ入力保護
        2. 6.3.2.2 フルスケール電圧 (VFS) の調整
        3. 6.3.2.3 アナログ入力オフセットの調整
      3. 6.3.3  ADC コア
        1. 6.3.3.1 ADC の動作原理
        2. 6.3.3.2 ADC コアのキャリブレーション
        3. 6.3.3.3 アナログ基準電圧
        4. 6.3.3.4 ADC のオーバーレンジ検出
        5. 6.3.3.5 コード エラー レート (CER)
      4. 6.3.4  温度監視ダイオード
      5. 6.3.5  タイムスタンプ
      6. 6.3.6  クロック供給
        1. 6.3.6.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.6.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.6.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.6.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.6.3.2 SYSREF 自動較正
      7. 6.3.7  プログラマブル FIR フィルタ (PFIR)
        1. 6.3.7.1 デュアル チャネル イコライゼーション
        2. 6.3.7.2 シングル チャネル イコライゼーション
        3. 6.3.7.3 時間変動フィルタ
      8. 6.3.8  デジタル ダウン コンバータ (DDC)
        1. 6.3.8.1 丸めおよび飽和
        2. 6.3.8.2 数値制御オシレータと複素ミキサ
          1. 6.3.8.2.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.8.2.2 NCO の選択
          3. 6.3.8.2.3 基本 NCO 周波数設定モード
          4. 6.3.8.2.4 有理 NCO 周波数設定モード
          5. 6.3.8.2.5 NCO 位相オフセット設定
          6. 6.3.8.2.6 NCO 位相同期
        3. 6.3.8.3 デシメーション フィルタ
        4. 6.3.8.4 出力データ フォーマット
        5. 6.3.8.5 デシメーション設定
          1. 6.3.8.5.1 デシメーション係数
          2. 6.3.8.5.2 DDC ゲイン ブースト
      9. 6.3.9  JESD204C インターフェイス
        1. 6.3.9.1 トランスポート層
        2. 6.3.9.2 スクランブル機能
        3. 6.3.9.3 リンク層
        4. 6.3.9.4 8B/10B リンク層
          1. 6.3.9.4.1 データ エンコード (8B/10B)
          2. 6.3.9.4.2 マルチフレームおよびローカル マルチフレーム クロック (LMFC)
          3. 6.3.9.4.3 コード グループ同期 (CGS)
          4. 6.3.9.4.4 初期レーン整列シーケンス (ILAS)
          5. 6.3.9.4.5 フレームおよびマルチフレーム監視
        5. 6.3.9.5 64B/66B リンク層
          1. 6.3.9.5.1 64B/66B エンコード
          2. 6.3.9.5.2 マルチブロック、拡張マルチブロック、ローカル拡張マルチブロック クロック (LEMC)
          3. 6.3.9.5.3 同期ヘッダを使用したブロック、マルチブロック、拡張マルチブロック整列
            1. 6.3.9.5.3.1 巡回冗長検査 (CRC) モード
            2. 6.3.9.5.3.2 前方誤り訂正 (FEC) モード
          4. 6.3.9.5.4 初期レーン整列
          5. 6.3.9.5.5 ブロック、マルチブロック、拡張マルチブロック整列監視
        6. 6.3.9.6 物理層
          1. 6.3.9.6.1 SerDes プリエンファシス
        7. 6.3.9.7 JESD204C 対応
        8. 6.3.9.8 複数デバイスの同期と決定論的レイテンシ
        9. 6.3.9.9 Subclass 0 システムでの動作
      10. 6.3.10 アラームの監視
        1. 6.3.10.1 クロック エラー検出
        2. 6.3.10.2 FIFO エラー検出
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 デュアル入力シングル チャネル モード (デュアル DES モード)
      4. 6.4.4 JESD204C モード
        1. 6.4.4.1 JESD204C 動作モード表
        2. 6.4.4.2 JESD204C モード (続き)
        3. 6.4.4.3 JESD204C トランスポート層のデータ形式
        4. 6.4.4.4 64B/66B 同期ヘッダ ストリームの構成
      5. 6.4.5 パワーダウン モード
      6. 6.4.6 テスト モード
        1. 6.4.6.1 シリアライザのテスト モードの詳細
        2. 6.4.6.2 PRBS テスト モード
        3. 6.4.6.3 クロック パターン モード
        4. 6.4.6.4 ランプ テスト モード
        5. 6.4.6.5 ショートおよびロング トランスポート テスト モード
          1. 6.4.6.5.1 ショート トランスポート テスト パターン
        6. 6.4.6.6 D21.5 テスト モード
        7. 6.4.6.7 K28.5 テスト モード
        8. 6.4.6.8 反復 ILA テスト モード
        9. 6.4.6.9 修正 RPAT テスト モード
      7. 6.4.7 キャリブレーション モードとトリミング
        1. 6.4.7.1 フォアグラウンド キャリブレーション モード
        2. 6.4.7.2 バックグラウンド キャリブレーション モード
        3. 6.4.7.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      8. 6.4.8 オフセット キャリブレーション
      9. 6.4.9 トリミング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 SPI レジスタ マップ
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 広帯域 RF サンプリング レシーバ
        1. 7.2.1.1 設計要件
          1. 7.2.1.1.1 入力信号パス
          2. 7.2.1.1.2 クロック供給
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 AC カップリング コンデンサの値の計算
      2. 7.2.2 再構成可能デュアル チャネル 5GSPS またはシングル チャネル 10GSPS オシロスコープ
        1. 7.2.2.1 設計要件
          1. 7.2.2.1.1 入力信号パス
          2. 7.2.2.1.2 クロック供給
          3. 7.2.2.1.3 ADC12DJ5200-SP オシロスコープ アプリケーション
    3. 7.3 初期化セットアップ
    4. 7.4 電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
6.3.9.6.1 SerDes プリエンファシス

デバイス高速出力ドライバは、転送チャネルのローパス応答を補償するために、プリエンファシスを使用して送信データ ストリームをプリイコライゼーションできます。構成可能なプリエンファシス設定を利用すると、出力駆動波形を、PCBのさまざまな材質と信号伝送距離に合わせて最適化できます。プリエンファシス設定は、シリアライザのプリエンファシス設定 SER_PE (シリアライザのプリエンファシス制御レジスタ 内) により調整されます。値が大きいほどプリエンファシスが大きくなり、損失の多いPCB材料を補償できます。この調整は、レシーバのアイダイアグラム分析機能と組み合わせて使用するのが最適です。特定のハードウェア構成や必要なラインレートに合わせてアイオープニングを最適化するために、プリエンファシス設定を調整します。