JAJSVL6B November   2024  – September 2025 F29H850TU , F29H859TU-Q1

ADVMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性 (F29H85x および F29P58x)
    3. 5.3 ピン属性 (F29P32x)
    4. 5.4 信号の説明
      1. 5.4.1 アナログ信号
      2. 5.4.2 デジタル信号
      3. 5.4.3 テスト、JTAG、リセット
    5. 5.5 内部プルアップおよびプルダウン付きのピン
    6. 5.6 ピン多重化
      1. 5.6.1 GPIO 多重化ピン
    7. 5.7 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  F29H85x ESD 定格 - 民生用
    3. 6.3  F29H85x ESD 定格 - 車載用
    4. 6.4  F29P58x ESD 定格 - 民生用
    5. 6.5  F29P58x ESD 定格 - 車載用
    6. 6.6  F29P32x ESD 定格 - 車載用
    7. 6.7  推奨動作条件
    8. 6.8  消費電力の概略
      1. 6.8.1 システム消費電流 VREG ディセーブル - 外部電源
      2. 6.8.2 システム消費電流 VREG イネーブル
      3. 6.8.3 動作モード テストの説明
      4. 6.8.4 消費電流の低減
        1. 6.8.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    9. 6.9  電気的特性
    10. 6.10 5V フェイルセーフ ピンに関する特別な考慮事項
    11. 6.11 ZEX パッケージの熱抵抗特性
    12. 6.12 PTS パッケージの熱抵抗特性
    13. 6.13 RFS パッケージの熱抵抗特性
    14. 6.14 PZS パッケージの熱抵抗特性
    15. 6.15 熱設計の検討事項
    16. 6.16 システム
      1. 6.16.1  パワー マネージメント モジュール (PMM)
        1. 6.16.1.1 概要
        2. 6.16.1.2 概要
          1. 6.16.1.2.1 電源レール監視
            1. 6.16.1.2.1.1 I/O POR (パワーオン リセット) 監視
            2. 6.16.1.2.1.2 I/O BOR (ブラウンアウト リセット) 監視
            3. 6.16.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.16.1.2.2 外部監視回路の使用
          3. 6.16.1.2.3 遅延ブロック
          4. 6.16.1.2.4 内部 DD LDO 電圧レギュレータ (VREG)
          5. 6.16.1.2.5 VREGENZ
        3. 6.16.1.3 外付け部品
          1. 6.16.1.3.1 デカップリング コンデンサ
            1. 6.16.1.3.1.1 VDDIO デカップリング
            2. 6.16.1.3.1.2 VDD デカップリング
        4. 6.16.1.4 電源シーケンス
          1. 6.16.1.4.1 電源ピンの一括接続
          2. 6.16.1.4.2 信号ピンの電源シーケンス
          3. 6.16.1.4.3 電源ピンの電源シーケンス
            1. 6.16.1.4.3.1 外部 VREG/VDD モード シーケンス
            2. 6.16.1.4.3.2 内部 VREG/VDD モード シーケンス
            3. 6.16.1.4.3.3 電源シーケンスの概要と違反の影響
            4. 6.16.1.4.3.4 電源スルーレート
        5. 6.16.1.5 パワー マネージメント モジュールの電気的データおよびタイミング
          1. 6.16.1.5.1 パワー マネージメント モジュールの動作条件
          2. 6.16.1.5.2 パワー マネージメント モジュールの特性
      2. 6.16.2  リセット タイミング
        1. 6.16.2.1 リセット ソース
        2. 6.16.2.2 リセットの電気的データおよびタイミング
          1. 6.16.2.2.1 リセット XRSn のタイミング要件
          2. 6.16.2.2.2 リセット XRSn のスイッチング特性
          3. 6.16.2.2.3 リセットのタイミング図
      3. 6.16.3  クロック仕様
        1. 6.16.3.1 クロック・ソース
        2. 6.16.3.2 クロック周波数、要件、および特性
          1. 6.16.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.16.3.2.1.1 入力クロック周波数
            2. 6.16.3.2.1.2 XTAL 発振器の特性
            3. 6.16.3.2.1.3 外部の水晶振動子ではないクロック ソース使用時の X1 入力レベルの特性
            4. 6.16.3.2.1.4 X1 のタイミング要件
            5. 6.16.3.2.1.5 AUXCLKIN のタイミング要件
            6. 6.16.3.2.1.6 APLL の特性
            7. 6.16.3.2.1.7 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
            8. 6.16.3.2.1.8 内部クロック周波数
        3. 6.16.3.3 入力クロック
        4. 6.16.3.4 XTAL 発振器
          1. 6.16.3.4.1 はじめに
          2. 6.16.3.4.2 概要
            1. 6.16.3.4.2.1 電気発振回路
              1. 6.16.3.4.2.1.1 動作モード
                1. 6.16.3.4.2.1.1.1 水晶動作モード
                2. 6.16.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.16.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.16.3.4.2.2 水晶振動子
            3. 6.16.3.4.2.3 GPIO 動作モード
          3. 6.16.3.4.3 機能動作
            1. 6.16.3.4.3.1 ESR – 等価直列抵抗
            2. 6.16.3.4.3.2 Rneg – 負性抵抗
            3. 6.16.3.4.3.3 起動時間
            4. 6.16.3.4.3.4 DL – 励振レベル
          4. 6.16.3.4.4 水晶振動子の選択方法
          5. 6.16.3.4.5 テスト
          6. 6.16.3.4.6 一般的な問題とデバッグのヒント
          7. 6.16.3.4.7 水晶発振回路の仕様
            1. 6.16.3.4.7.1 水晶振動子の等価直列抵抗 (ESR) 要件
            2. 6.16.3.4.7.2 水晶発振器のパラメータ
            3. 6.16.3.4.7.3 水晶発振器の電気的特性
        5. 6.16.3.5 内部発振器
          1. 6.16.3.5.1 INTOSC 特性
      4. 6.16.4  フラッシュ パラメータ
        1. 6.16.4.1 C29 フラッシュ パラメータ 
        2. 6.16.4.2 HSM フラッシュ パラメータ 
      5. 6.16.5  メモリ サブシステム (MEMSS)
        1. 6.16.5.1 はじめに
        2. 6.16.5.2 特長
        3. 6.16.5.3 RAM の仕様
      6. 6.16.6  デバッグ / JTAG
        1. 6.16.6.1 JTAG の電気的データおよびタイミング
          1. 6.16.6.1.1 DEBUGSS のタイミング要件
          2. 6.16.6.1.2 DEBUGSS のスイッチング特性
          3. 6.16.6.1.3 JTAG のタイミング図
          4. 6.16.6.1.4 SWD タイミング図
      7. 6.16.7  GPIO の電気的データおよびタイミング
        1. 6.16.7.1 GPIO - 出力タイミング
          1. 6.16.7.1.1 汎用出力のスイッチング特性
          2. 6.16.7.1.2 汎用出力のタイミング図
        2. 6.16.7.2 GPIO - 入力タイミング
          1. 6.16.7.2.1 汎用入力のタイミング要件
          2. 6.16.7.2.2 サンプリング・モード
        3. 6.16.7.3 入力信号のサンプリング・ウィンドウ幅
      8. 6.16.8  リアルタイム ダイレクト メモリ アクセス (RTDMA)
        1. 6.16.8.1 はじめに
          1. 6.16.8.1.1 特長
          2. 6.16.8.1.2 ブロック図
      9. 6.16.9  低消費電力モード
        1. 6.16.9.1 クロック ゲーティング低消費電力モード
        2. 6.16.9.2 低消費電力モードのウェークアップ タイミング
          1. 6.16.9.2.1 アイドル モードのタイミング要件
          2. 6.16.9.2.2 アイドル モードのスイッチング特性
          3. 6.16.9.2.3 IDLE 開始および終了タイミング図
          4. 6.16.9.2.4 スタンバイ モードのタイミング要件
          5. 6.16.9.2.5 スタンバイ モードのスイッチング特性
          6. 6.16.9.2.6 STANDBY の開始 / 終了タイミング図
      10. 6.16.10 外部メモリ インターフェイス (EMIF)
        1. 6.16.10.1 非同期メモリのサポート
        2. 6.16.10.2 同期 DRAM のサポート
        3. 6.16.10.3 EMIF の電気的データおよびタイミング
          1. 6.16.10.3.1 EMIF 同期メモリのタイミング要件
          2. 6.16.10.3.2 EMIF 同期メモリのスイッチング特性
          3. 6.16.10.3.3 EMIF 同期メモリのタイミング図
          4. 6.16.10.3.4 EMIF 非同期メモリのタイミング要件
          5. 6.16.10.3.5 EMIF 非同期メモリのスイッチング特性
          6. 6.16.10.3.6 EMIF 非同期メモリのタイミング図
    17. 6.17 C29x アナログ ペリフェラル
      1. 6.17.1 アナログ サブシステム
        1. 6.17.1.1 特長
        2. 6.17.1.2 ブロック図
        3. 6.17.1.3 アナログ ピン接続
      2. 6.17.2 A/D コンバータ (ADC)
        1. 6.17.2.1 ADC の構成可能性
          1. 6.17.2.1.1 信号モード
        2. 6.17.2.2 ADC の電気的データおよびタイミング
          1. 6.17.2.2.1  ADC の動作条件 12 ビット シングルエンド
          2. 6.17.2.2.2  ADC の動作条件 12 ビット差動
          3. 6.17.2.2.3  ADC の動作条件 16 ビット シングルエンド
          4. 6.17.2.2.4  ADC の動作条件 16 ビット差動
          5. 6.17.2.2.5  ADC のタイミング要件
          6. 6.17.2.2.6  ADC 特性 12 ビット シングルエンド
          7. 6.17.2.2.7  ADC 特性 12 ビット差動
          8. 6.17.2.2.8  ADC 特性 16 ビット シングルエンド
          9. 6.17.2.2.9  ADC 特性 16 ビット差動
          10. 6.17.2.2.10 ‌ADC の INL と DNL
          11. 6.17.2.2.11 ピンごとの ADC 性能
          12. 6.17.2.2.12 ADC 入力モデル
          13. 6.17.2.2.13 ADC のタイミング図
      3. 6.17.3 温度センサ
        1. 6.17.3.1 温度センサの電気的データおよびタイミング
          1. 6.17.3.1.1 温度センサの特性
      4. 6.17.4 コンパレータ サブシステム (CMPSS)
        1. 6.17.4.1 CMPSS 接続図
        2. 6.17.4.2 ブロック図
        3. 6.17.4.3 CMPSS の電気的データおよびタイミング
          1. 6.17.4.3.1 コンパレータ電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.17.4.3.2 CMPSS DAC の静的電気特性
          4. 6.17.4.3.3 CMPSS の説明用グラフ
      5. 6.17.5 バッファ付き D/A コンバータ (DAC)
        1. 6.17.5.1 バッファ付き DAC の電気的データおよびタイミング
          1. 6.17.5.1.1 バッファ付き DAC の動作条件
          2. 6.17.5.1.2 バッファ付き DAC の電気的特性
    18. 6.18 C29x コントロール ペリフェラル
      1. 6.18.1 拡張キャプチャ (eCAP)
        1. 6.18.1.1 eCAP のブロック図
        2. 6.18.1.2 eCAP の同期
        3. 6.18.1.3 eCAP の電気的データおよびタイミング
          1. 6.18.1.3.1 eCAP のタイミング要件
          2. 6.18.1.3.2 eCAP のスイッチング特性
      2. 6.18.2 高分解能キャプチャ (HRCAP)
        1. 6.18.2.1 eCAP と HRCAP のブロック図
        2. 6.18.2.2 HRCAP の電気的データおよびタイミング
          1. 6.18.2.2.1 HRCAP スイッチング特性
          2. 6.18.2.2.2 HRCAP の図とグラフ
      3. 6.18.3 拡張パルス幅変調器 (ePWM)
        1. 6.18.3.1 制御ペリフェラルの同期
        2. 6.18.3.2 ePWM の電気的データおよびタイミング
          1. 6.18.3.2.1 ePWM のタイミング要件
          2. 6.18.3.2.2 ePWM のスイッチング特性
          3. 6.18.3.2.3 トリップ ゾーン入力のタイミング
            1. 6.18.3.2.3.1 PWM ハイ インピーダンス特性のタイミング図
      4. 6.18.4 外部 ADC 変換開始の電気的データおよびタイミング
        1. 6.18.4.1 外部 ADC 変換開始のスイッチング特性
        2. 6.18.4.2 ADCSOCAO または ADCSOCBO のタイミング図
      5. 6.18.5 高分解能パルス幅変調器 (HRPWM)
        1. 6.18.5.1 HRPWM の電気的データおよびタイミング
          1. 6.18.5.1.1 高分解能 PWM の特性
      6. 6.18.6 拡張直交エンコーダ パルス (eQEP)
        1. 6.18.6.1 eQEP の電気的データおよびタイミング
          1. 6.18.6.1.1 eQEP のタイミング要件
          2. 6.18.6.1.2 eQEP のスイッチング特性
      7. 6.18.7 シグマ-デルタ・フィルタ・モジュール (SDFM)
        1. 6.18.7.1 SDFM の電気的データおよびタイミング
          1. 6.18.7.1.1 SDFM の電気的データおよびタイミング (同期 GPIO)
          2. 6.18.7.1.2 SDFM の電気的データおよびタイミング (ASYNC を使用)
            1. 6.18.7.1.2.1 非同期 GPIO ASYNC オプション使用時の SDFM のタイミング要件
            2. 6.18.7.1.2.2 同期 GPIO SYNC オプション使用時の SDFM のタイミング要件
          3. 6.18.7.1.3 SDFM タイミング図
    19. 6.19 C29x 通信ペリフェラル
      1. 6.19.1 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      2. 6.19.2 高速シリアル インターフェイス (FSI)
        1. 6.19.2.1 FSI トランスミッタ
          1. 6.19.2.1.1 FSITX の電気的データおよびタイミング
            1. 6.19.2.1.1.1 FSITX スイッチング特性
            2. 6.19.2.1.1.2 FSITX タイミング
        2. 6.19.2.2 FSI レシーバ
          1. 6.19.2.2.1 FSIRX の電気的データおよびタイミング
            1. 6.19.2.2.1.1 FSIRX のタイミング要件
            2. 6.19.2.2.1.2 FSIRX スイッチング特性
            3. 6.19.2.2.1.3 FSIRX タイミング
        3. 6.19.2.3 FSI SPI 互換モード
          1. 6.19.2.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.19.2.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.19.2.3.1.2 FSITX SPI 信号モードのタイミング
      3. 6.19.3 I2C (Inter-Integrated Circuit)
        1. 6.19.3.1 I2C の電気的データおよびタイミング
          1. 6.19.3.1.1 I2C のタイミング要件
          2. 6.19.3.1.2 I2C のスイッチング特性
          3. 6.19.3.1.3 I2C のタイミング図
      4. 6.19.4 PMBus (Power Management Bus) インターフェイス
        1. 6.19.4.1 PMBus の電気的データおよびタイミング
          1. 6.19.4.1.1 PMBus の電気的特性
          2. 6.19.4.1.2 PMBus ファスト モードのスイッチング特性
          3. 6.19.4.1.3 PMBus スタンダード モードのスイッチング特性
      5. 6.19.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.19.5.1 SPI コントローラ モードのタイミング
          1. 6.19.5.1.1 SPI コントローラ モードのスイッチング特性 - クロック位相 0
          2. 6.19.5.1.2 SPI コントローラ モードのスイッチング特性 - クロック位相 1
          3. 6.19.5.1.3 SPI コントローラ モードのタイミング要件
          4. 6.19.5.1.4 SPI コントローラ・モードのタイミング図
        2. 6.19.5.2 SPI ペリフェラル モードのタイミング
          1. 6.19.5.2.1 SPI ペリフェラル モードのスイッチング特性
          2. 6.19.5.2.2 SPI ペリフェラル モードのタイミング要件
          3. 6.19.5.2.3 SPI ペリフェラル・モードのタイミング図
      6. 6.19.6 シングル エッジ ニブル伝送 (SENT)
        1. 6.19.6.1 はじめに
        2. 6.19.6.2 特長
      7. 6.19.7 LIN (Local Interconnect Network)
      8. 6.19.8 EtherCAT SubordinateDevice コントローラ (ESC)
        1. 6.19.8.1 ESC の機能
        2. 6.19.8.2 ESC サブシステムの統合機能
        3. 6.19.8.3 EtherCAT IP のブロック図
        4. 6.19.8.4 EtherCAT の電気的データおよびタイミング
          1. 6.19.8.4.1 EtherCAT のタイミング要件
          2. 6.19.8.4.2 EtherCAT のスイッチング特性
          3. 6.19.8.4.3 EtherCAT のタイミング図
      9. 6.19.9 UART (Universal Asynchronous Receiver-Transmitter)
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  エラー通知モジュール (ESM_C29)
      1. 7.3.1 はじめに
      2. 7.3.2 ESM サブシステム
      3. 7.3.3 システム ESM
    4. 7.4  エラー アグリゲータ
      1. 7.4.1 エラー アグリゲータ モジュール
      2. 7.4.2 エラー アグリゲータ インターフェイス
    5. 7.5  メモリ
      1. 7.5.1 C29x メモリ マップ
      2. 7.5.2 フラッシュ メモリ マップ
        1. 7.5.2.1 フラッシュ メイン領域のアドレス マップ (F29H85x、4MB)
        2. 7.5.2.2 フラッシュ メイン領域のアドレス マップ (F29H85x、2MB)
        3. 7.5.2.3 フラッシュ メイン領域のアドレス マップ (F29P58x、4MB)
        4. 7.5.2.4 フラッシュ メイン領域のアドレス マップ (F29P58x、F29P32x、2MB)
        5. 7.5.2.5 フラッシュ データ バンクのアドレス マップ
        6. 7.5.2.6 フラッシュ BANKMGMT 領域のアドレス マップ
        7. 7.5.2.7 フラッシュ SECCFG 領域のアドレス マップ
      3. 7.5.3 ペリフェラル・レジスタのメモリ・マップ
    6. 7.6  識別
    7. 7.7  ブート ROM
      1. 7.7.1 デバイス ブート シーケンス
      2. 7.7.2 デバイス ブート モード
        1. 7.7.2.1 デフォルト ブート モード
        2. 7.7.2.2 カスタム ブート モード
      3. 7.7.3 デバイス ブートの構成
        1. 7.7.3.1 ブート モード ピンの構成
        2. 7.7.3.2 ブート モード テーブル オプションの設定
      4. 7.7.4 デバイスのブート フロー図
        1. 7.7.4.1 デバイス ブート フロー
        2. 7.7.4.2 CPU1 のブート フロー
        3. 7.7.4.3 エミュレーション ブート フロー
        4. 7.7.4.4 スタンドアロン ブート フロー
      5. 7.7.5 GPIO の割り当て
    8. 7.8  セキュリティ モジュールおよび暗号化アクセラレータ
      1. 7.8.1 セキュリティ モジュール
        1. 7.8.1.1 ハードウェア セキュリティ モジュール (HSM)
        2. 7.8.1.2 暗号化アクセラレータ
      2. 7.8.2 安全およびセキュリティ ユニット (SSU)
        1. 7.8.2.1 システム図
    9. 7.9  C29x サブシステム
      1. 7.9.1 C29 CPU のアーキテクチャ
      2. 7.9.2 ペリフェラル割り込み優先順位および拡張 (PIPE)
        1. 7.9.2.1 はじめに
          1. 7.9.2.1.1 特長
          2. 7.9.2.1.2 割り込みの概念
        2. 7.9.2.2 割り込みコントローラのアーキテクチャ
          1. 7.9.2.2.1 動的優先度アービトレーション ブロック
          2. 7.9.2.2.2 後処理ブロック
          3. 7.9.2.2.3 メモリ マップト レジスタ
        3. 7.9.2.3 割り込みの伝搬
      3. 7.9.3 データ ロギングとトレース (DLT)
        1. 7.9.3.1 はじめに
          1. 7.9.3.1.1 特長
            1. 7.9.3.1.1.1 ブロック図
      4. 7.9.4 波形アナライザ診断 (WADI)
        1. 7.9.4.1 WADI の概要
          1. 7.9.4.1.1 特長
          2. 7.9.4.1.2 ブロック図
          3. 7.9.4.1.3 概要
      5. 7.9.5 組み込みのリアルタイム解析および診断 (ERAD)
      6. 7.9.6 プロセッサ間通信 (IPC)
        1. 7.9.6.1 はじめに
      7. 7.9.7 ウォッチドッグ
      8. 7.9.8 デュアル・クロック・コンパレータ (DCC)
        1. 7.9.8.1 特長
        2. 7.9.8.2 DCCx クロック ソース入力のマッピング
      9. 7.9.9 構成可能ロジック ブロック (CLB)
    10. 7.10 ロックステップ比較モジュール (LCM)
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 リファレンス デザイン
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 マーキング
    3. 9.3 ツールとソフトウェア
    4. 9.4 ドキュメントのサポート
    5. 9.5 サポート・リソース
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報
    2.     トレイ

6.17.1.3 アナログ ピン接続

表 6-13 アナログ ピン接続
ピン名 ピン数 / パッケージ ADC DAC コンパレータ サブシステム (マルチプレクサ) AIO 入力 / GPIO
256 ZEX 176 PTS 144 RFS 100 PZS A B C D E High 正 High 負 Low 正 Low 負
VREFHIAB N2 38 30 19
VREFHICDE R4 54 45 33
VFEFLOAB N1 37 29 18 C22 D22 E22
VREFLOCDE T4 53 44 32 A17、A22 B19、B22
アナログ グループ 1 CMP1、その他のコンパレータ
ADCINA3 M2 35 27 A3 D25 CMP1 (HPMXSEL=2) CMP1 (HNMXSEL=1) CMP1 (LPMXSEL=2) CMP1 (LNMXSEL=1) AIO163
ADCINA5 L1 31 23 A5 D29 CMP1 (HNMXSEL=0) CMP1 (LNMXSEL=0) AIO165
ADCINA12 K2 A12 CMP1 (HPMXSEL=5) CMP1 (LPMXSEL=5) AIO166
ADCIND6 T12 71 60 B30 D6 CMP1 (HPMXSEL=4) CMP1 (LPMXSEL=4) GPIO242
ADCINA4 L2 32 24 A4 D28 CMP1 (HPMXSEL=0) CMP2 (HNMXSEL=1) CMP1 (LPMXSEL=0) CMP2 (LNMXSEL=1) AIO164
ADCINB0 P2 42 34 23 B0 C26 VDAC CMP1 (HPMXSEL=6) CMP1 (LPMXSEL=6) AIO170
CMP3 (HPMXSEL=1) CMP3 (LPMXSEL=1)
ADCINB3 L3 33 25 16 B3 D27 CMP1 (HPMXSEL=3) CMP3 (HNMXSEL=0) CMP1 (LPMXSEL=3) CMP3 (LNMXSEL=0) AIO173
ADCINA2 M1 36 28 A2 D24 CMP1 (HPMXSEL=1) CMP9 (HNMXSEL=0) CMP1 (LPMXSEL=1) CMP9 (LNMXSEL=0) AIO162
アナログ グループ 2 CMP2、その他のコンパレータ
ADCINA13 K1 A13 CMP2 (HPMXSEL=5) CMP2 (LPMXSEL=5) AIO167
ADCIND7 R12 72 61 B31 D7 CMP2 (HPMXSEL=4) CMP2 (LPMXSEL=4) GPIO243
ADCINB2 L4 34 26 17 B2 D26 CMP2 (HPMXSEL=6) CMP2 (LPMXSEL=6) AIO172
CMP3 (HPMXSEL=0) CMP3 (LPMXSEL=0) AIO172
ADCIND13 M6 D13 CMP2 (HPMXSEL=3) CMP5 (HNMXSEL=0) CMP2 (LPMXSEL=3) CMP5 (LNMXSEL=0) AIO199
ADCINA7 K5 25 17 12 A7 E25 CMP9 (HPMXSEL=2) CMP2 (HNMXSEL=0) CMP9 (LPMXSEL=2) CMP2 (LNMXSEL=0) GPIO225
ADCINE9 T9 C31 E9 CMP2 (HPMXSEL=2) CMP9 (HNMXSEL=1) CMP2 (LPMXSEL=2) CMP9 (LNMXSEL=1) AIO207
ADCINE8 T10 C30 E8 CMP2 (HPMXSEL=1) CMP10 (HNMXSEL=0) CMP2 (LPMXSEL=1) CMP10 (LNMXSEL=0) AIO206
ADCINA6 L5 26 18 13 A6 E24 CMP2 (HPMXSEL=0) CMP12 (HNMXSEL=0) CMP2 (LPMXSEL=0) CMP12 (LNMXSEL=0) GPIO224
アナログ グループ 3 CMP3、その他のコンパレータ
ADCINE2 T5 59 51 A26 E2 CMP3 (HPMXSEL=4) CMP3 (LPMXSEL=4) AIO204
TempSensor A20 C20 CMP3 (HPMXSEL=3)
CMP5 (HPMXSEL=3)
ADCIND9 T13 76 C29 D9 CMP6 (HNMXSEL=0) CMP3 (LPMXSEL=3) CMP6 (LNMXSEL=0) GPIO245
ADCIND1 T3 48 40 29 B25 D1 CMP3 (HPMXSEL=6) CMP3 (LPMXSEL=6) AIO193
CMP7 (HPMXSEL=0) CMP7 (LPMXSEL=0)
ADCINB5 K3 29 21 B5 D31 CMP7 (HPMXSEL=2) CMP3 (HNMXSEL=1) CMP7 (LPMXSEL=2) CMP3 (LNMXSEL=1) AIO175
ADCINA14 M3 40 32 21 A14 B14 C14 D14 E14 CMP3 (HPMXSEL=5) CMP3 (LPMXSEL=5) AIO168
CMP11 (HPMXSEL=6) CMP11 (LPMXSEL=6)
ADCINB1 N3 41 33 22 B1 C27 CMP3 (HPMXSEL=2) CMP12 (HNMXSEL=1) CMP3 (LPMXSEL=2) CMP12 (LNMXSEL=1) AIO171
アナログ グループ 4 CMP4、その他のコンパレータ
ADCIND5 N11 66 55 B29 D5 CMP4 (HPMXSEL=1) CMP4 (HNMXSEL=1) CMP4 (LPMXSEL=1) CMP4 (LNMXSEL=1) GPIO241
ADCINE3 T6 60 52 A27 E3 CMP4 (HPMXSEL=4) CMP4 (LPMXSEL=4) AIO205
ADCINA1 P1 43 35 24 A1 C25 CMP7 (HPMXSEL=6) CMP4 (HNMXSEL=0) CMP7 (LPMXSEL=6) CMP4 (LNMXSEL=0) AIO161
ADCIND2 R5 57 49 34 B26 D2 CMP4 (HPMXSEL=3) CMP7 (HNMXSEL=0) CMP4 (LPMXSEL=3) CMP7 (LNMXSEL=0) AIO194
ADCINA0 R1 44 36 25 A0 C24 DACOUT1 CMP4 (HPMXSEL=0) CMP4 (LPMXSEL=0) AIO160
CMP9 (HPMXSEL=6) CMP9 (LPMXSEL=6)
ADCIND0 R3 47 39 28 B24 D0 CMP4 (HPMXSEL=2) CMP4 (LPMXSEL=2) AIO192
CMP10 (HPMXSEL=6) CMP10 (LPMXSEL=6)
ADCINB8 H2 20 15 11 B8 CMP4 (HPMXSEL=6) CMP4 (LPMXSEL=6) GPIO232
CMP11 (HPMXSEL=4)
ADCINA15 M4 39 31 20 A15 B15 C15 D15 E15 CMP4 (HPMXSEL=5) CMP4 (LPMXSEL=5) AIO169
CMP12 (HPMXSEL=6) CMP12 (LPMXSEL=6)
アナログ グループ 5 CMP5、その他のコンパレータ
ADCINB10 G2 16 13 B10 CMP5 (LPMXSEL=4) GPIO234
ADCINC7 M9 64 C7 CMP5 (HPMXSEL=5) GPIO237
ADCINC13 T8 C13 CMP5 (LPMXSEL=5) AIO189
ADCINE6 P13 73 62 A30 E6 CMP5 (HPMXSEL=1) CMP5 (HNMXSEL=1) CMP5 (LPMXSEL=1) CMP5 (LNMXSEL=1) GPIO248
ADCINE7 N13 74 63 A31 E7 CMP5 (HPMXSEL=2) CMP5 (LPMXSEL=2) GPIO249
ADCINA8 H4 22 16 A8 CMP5 (HPMXSEL=4) GPIO226
CMP8 (HPMXSEL=3) CMP8 (LPMXSEL=3)
ADCIND4 N10 65 B28 D4 CMP8 (HNMXSEL=0) CMP5 (LPMXSEL=3) CMP8 (LNMXSEL=0) GPIO240
ADCINC0 R2 45 37 26 C0 E28 CMP5 (HPMXSEL=6) CMP5 (LPMXSEL=6) AIO180
CMP10 (HPMXSEL=0) CMP10 (LPMXSEL=0)
ADCIND12 M7 D12 CMP5 (HPMXSEL=0) CMP10 (HNMXSEL=1) CMP5 (LPMXSEL=0) CMP10 (LNMXSEL=1) AIO198
アナログ グループ 6 CMP6、その他のコンパレータ
ADCINA9 H3 21 A9 CMP6 (HPMXSEL=4) GPIO227
ADCINB11 G1 15 12 B11 CMP6 (LPMXSEL=4) GPIO235
ADCINC16 N7 C16 CMP6 (LPMXSEL=5) AIO190
ADCIND8 R13 75 C28 D8 CMP6 (HPMXSEL=0) CMP6 (LPMXSEL=0) GPIO244
ADCINE16 P10 E16 CMP6 (HPMXSEL=2) CMP6 (LPMXSEL=2) AIO212
ADCINE17 T11 E17 CMP6 (HPMXSEL=1) CMP6 (HNMXSEL=1) CMP6 (LPMXSEL=1) CMP6 (LNMXSEL=1) AIO213
ADCINC8 N12 69 58 40 C8 CMP6 (HPMXSEL=5) GPIO238
CMP12 (HPMXSEL=0) CMP12 (LPMXSEL=0)
ADCINE0 P3 49 41 30 A24 E0 DACOUT2 CMP6 (HPMXSEL=6) CMP6 (LPMXSEL=6) AIO202
CMP12 (LPMXSEL=5)
0.9*VREFHIAB A21 B21 CMP6 (HPMXSEL=3) CMP6 (LPMXSEL=3)
CMP12 (HPMXSEL=2) CMP12 (LPMXSEL=2)
アナログ グループ 7 CMP7、その他のコンパレータ
ADCINA10 G3 18 A10 CMP7 (HPMXSEL=4) GPIO228
ADCINB4 K4 30 22 B4 D30 CMP7 (HPMXSEL=1) CMP7 (HNMXSEL=1) CMP7 (LPMXSEL=1) CMP7 (LNMXSEL=1) AIO174
ADCINB12 J2 B12 CMP7 (LPMXSEL=4) AIO176
ADCINC17 P7 C17 CMP7 (LPMXSEL=5) AIO191
ADCINC9 P12 70 59 41 C9 CMP7 (HPMXSEL=5) GPIO239
CMP9 (HPMXSEL=3) CMP9 (LPMXSEL=3)
0.9*VREFHICDE C21 D21 E21 CMP7 (HPMXSEL=3) CMP7 (LPMXSEL=3)
CMP12 (HPMXSEL=3) CMP12 (LPMXSEL=3)
アナログ グループ 8 CMP8、その他のコンパレータ
ADCINB13 J1 B13 CMP8 (LPMXSEL=4) AIO177
ADCINA11 G4 17 A11 CMP8 (HPMXSEL=4) GPIO229
ADCINC10 N8 C10 CMP8 (HPMXSEL=5) AIO186
ADCIND10 N6 D10 CMP8 (LPMXSEL=5) AIO196
ADCINE4 P11 67 56 38 A28 E4 CMP8 (HPMXSEL=1) CMP8 (HNMXSEL=1) CMP8 (LPMXSEL=1) CMP8 (LNMXSEL=1) GPIO246
ADCINE5 R11 68 57 39 A29 E5 CMP8 (HPMXSEL=2) CMP8 (LPMXSEL=2) GPIO247
ADCIND3 R6 58 50 35 B27 D3 CMP8 (HPMXSEL=0) CMP8 (LPMXSEL=0) AIO195
CMP10 (HPMXSEL=3) CMP10 (LPMXSEL=3)
ADCINB9 H1 19 14 10 B9 CMP8 (HPMXSEL=6) CMP8 (LPMXSEL=6) GPIO233
CMP12 (HPMXSEL=4)
アナログ グループ 9 CMP9、その他のコンパレータ
ADCINB16 J4 B16 CMP9 (HPMXSEL=5) AIO178
ADCINC3 M5 52 44 C3 E30 CMP9 (LPMXSEL=4) AIO183
ADCIND11 P6 D11 CMP9 (LPMXSEL=5) AIO197
ADCINB6 J5 24 B6 E26 CMP9 (HPMXSEL=4) CMP11 (HNMXSEL=0) CMP11 (LNMXSEL=0) GPIO230
ADCINC1 T2 46 38 27 C1 E29 CMP9 (HPMXSEL=0) CMP9 (LPMXSEL=0) AIO181
CMP11 (HPMXSEL=0) CMP11 (LPMXSEL=0)
ADCINC2 N4 51 43 C2 E30 CMP9 (HPMXSEL=1) CMP9 (LPMXSEL=1) AIO182
CMP11 (HNMXSEL=1) CMP11 (LNMXSEL=1)
アナログ グループ 10 CMP10、その他のコンパレータ
ADCINB7 H5 23 B7 E27 CMP10 (HPMXSEL=4) GPIO231
ADCINB17 J3 B17 CMP10 (HPMXSEL=5) AIO179
ADCINC4 P5 55 47 C4 CMP10 (LPMXSEL=4) AIO184
ADCIND16 R7 D16 CMP10 (LPMXSEL=5) AIO200
ADCINE10 R10 E10 CMP10 (HPMXSEL=1) CMP10 (LPMXSEL=1) AIO208
ADCINE12 P9 E12 CMP10 (HPMXSEL=2) CMP10 (LPMXSEL=2) AIO210
アナログ グループ 11 CMP11、その他のコンパレータ
ADCINC5 N5 56 48 C5 CMP11 (LPMXSEL=4) AIO185
ADCINC11 P8 C11 CMP11 (HPMXSEL=5) AIO187
ADCIND17 T7 D17 CMP11 (LPMXSEL=5) AIO201
ADCINE11 R9 E11 CMP11 (HPMXSEL=1) CMP11 (LPMXSEL=1) AIO209
ADCINE13 N9 E13 CMP11 (HPMXSEL=2) CMP11 (LPMXSEL=2) AIO211
ADCINE1 P4 50 42 31 A25 E1 CMP11 (HPMXSEL=3) CMP11 (LPMXSEL=3) AIO203
CMP12 (HPMXSEL=1) CMP12 (LPMXSEL=1)
アナログ グループ 12 CMP12、その他のコンパレータ
ADCINC6 M8 63 C6 CMP12 (LPMXSEL=4) GPIO236
ADCINC12 R8 C12 CMP12 (HPMXSEL=5) AIO188