JAJSVM2A
November 2024 – February 2025
TDP142-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電源特性
5.6
制御 I/O DC の電気的特性
5.7
DP の電気的特性
5.8
スイッチング特性
5.9
代表的特性
パラメータ測定情報
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
DisplayPort
6.3.2
構成ジャンパ レベル
6.3.3
レシーバのリニア イコライゼーション
6.4
デバイスの機能モード
6.4.1
GPIO モードでのデバイス構成
6.4.2
I2C モードでのデバイス構成
6.4.3
リニア EQ の構成
6.4.4
動作タイミング – パワーアップ
6.5
プログラミング
7
レジスタ マップ
7.1
TDP142-Q1レジスタ
8
アプリケーションと実装
8.1
アプリケーション情報
8.1.1
ESD 保護
8.2
代表的なアプリケーション
8.2.1
ソース アプリケーションの実装
8.2.1.1
設計要件
8.2.1.2
詳細な設計手順
8.2.2
シンク アプリケーションの実装
8.2.2.1
設計要件
8.2.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントの更新通知を受け取る方法
9.2
サポート・リソース
9.3
商標
9.4
静電気放電に関する注意事項
9.5
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
5.9
代表的特性
図 5-1
DisplayPort EQ 設定曲線
図 5-3
4.05GHz での DisplayPort 直線性曲線
図 5-5
DisplayPort 出力のリターン ロス性能
A.
図 5-7
100MHz での DP VOD 直線性設定
図 5-2
温度範囲全体にわたる DisplayPort EQ 設定曲線
図 5-4
DisplayPort 入力のリターン ロス性能
図 5-6
8.1Gbps での 12 インチ入力 PCB トレースによる DisplayPort HBR3 のアイパターン性能
A.
図 5-8
5GHz での DP VOD 直線性設定