JAJSVM2A November   2024  – February 2025 TDP142-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電源特性
    6. 5.6 制御 I/O DC の電気的特性
    7. 5.7 DP の電気的特性
    8. 5.8 スイッチング特性
    9. 5.9 代表的特性
  7.   パラメータ測定情報
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 DisplayPort
      2. 6.3.2 構成ジャンパ レベル
      3. 6.3.3 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C モードでのデバイス構成
      3. 6.4.3 リニア EQ の構成
      4. 6.4.4 動作タイミング – パワーアップ
    5. 6.5 プログラミング
  9. 7 レジスタ マップ
    1. 7.1 TDP142-Q1レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 ESD 保護
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ソース アプリケーションの実装
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
      2. 8.2.2 シンク アプリケーションの実装
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報

8.1 アプリケーション情報

TDP142-Q1は、PCB パターンやケーブルなどの受動媒体を介した信号の減衰によって発生するシンボル間干渉 (ISI) ジッタを補償するように特別に設計されたリニア リドライバです。本デバイスは、ソース、シンク、ケーブル アプリケーションで使用でき、デバイスはリンク トレーニングに対して透過的です。説明のため、このセクションではソース アプリケーションとシンク アプリケーションの実装を示します。図 8-1および図 8-2は、それぞれ DisplayPort ソース側アプリケーションと DisplayPort シンク側アプリケーションの大まかなブロック図であり、TDP142-Q1は AUX 信号と HPD 信号の両方のチャネルをスヌーピングします。

TDP142-Q1 TDP142-Q1のソース アプリケーション図 8-1 TDP142-Q1のソース アプリケーション
TDP142-Q1 TDP142-Q1のシンク アプリケーション図 8-2 TDP142-Q1のシンク アプリケーション