JAJSVM2A November   2024  – February 2025 TDP142-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電源特性
    6. 5.6 制御 I/O DC の電気的特性
    7. 5.7 DP の電気的特性
    8. 5.8 スイッチング特性
    9. 5.9 代表的特性
  7.   パラメータ測定情報
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 DisplayPort
      2. 6.3.2 構成ジャンパ レベル
      3. 6.3.3 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C モードでのデバイス構成
      3. 6.4.3 リニア EQ の構成
      4. 6.4.4 動作タイミング – パワーアップ
    5. 6.5 プログラミング
  9. 7 レジスタ マップ
    1. 7.1 TDP142-Q1レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 ESD 保護
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ソース アプリケーションの実装
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
      2. 8.2.2 シンク アプリケーションの実装
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報

8.4.2 レイアウト例

TDP142-Q1 レイアウト例図 8-6 レイアウト例

以下の図は、BGA パッケージを使用して、デバイスの出力とソースの DisplayPort コネクタとの間の不一致順序を調整する方法を示しています。図 8-7 に、TDP142-Q1 とコネクタとの間の交差セクションを示します。通常、交差を避けるためにビアを使用しますが、ビアを使用するとシグナル インテグリティが減衰する可能性があります。したがって、TDP142-Q1 の入力に極性スワップを実装できます。図 8-8 に、TDP142-Q1 とコネクタとの間に交差セクションがなくなることを示しています。このため、使用するビアの数を最小限に抑えることができます。このオプションは、BGA パッケージを使用しているソースにのみ有用であることに注意してください。


TDP142-Q1 レイアウト例：出力側での信号交差
図 8-7 レイアウト例：出力側での信号交差

TDP142-Q1 レイアウト例：INDP2 と INDP3 の極性スワップ
図 8-8 レイアウト例：INDP2 と INDP3 の極性スワップ