4 ピン構成および機能

DRV8962-Q1 は、放熱性に優れた 44 ピン HTSSOP パッケージで供給されます。

図 4-1 上面図

ピン		タイプ	説明
名称	番号	タイプ	説明
VCP	1	電源	チャージポンプ出力。X7R、1μF、16V セラミックコンデンサを VCP と VM との間に接続します。
VM	2、11、12、21	電源	電源。モーターの電源電圧に接続し、VM 定格の 2 つの 0.01µF セラミックコンデンサと 1 つのバルクコンデンサを使用して、PGND ピンにバイパスします。
PGND1	3	電源	ハーフブリッジ 1 の電源グランド。システムグランドに接続。
PGND2	10	電源	ハーフブリッジ 2 の電源グランド。システムグランドに接続。
PGND3	20	電源	ハーフブリッジ 3 の電源グランド。システムグランドに接続。
PGND4	13	電源	ハーフブリッジ 4 の電源グランド。システムグランドに接続。
OUT1	4、5、6	出力	負荷端子に接続します。
OUT2	7、8、9	出力	負荷端子に接続します。
OUT3	17、18、19	出力	負荷端子に接続します。
OUT4	14、15、16	出力	負荷端子に接続します。
IPROPI1	32	出力	ハーフブリッジ 1 の電流検出出力。
IPROPI2	31	出力	ハーフブリッジ 2 の電流検出出力。
IPROPI3	30	出力	ハーフブリッジ 3 の電流検出出力。
IPROPI4	29	出力	ハーフブリッジ 4 の電流検出出力。
EN1	37	入力	ハーフブリッジ 1 のイネーブル入力。
EN2	36	入力	ハーフブリッジ 2 のイネーブル入力。
EN3	35	入力	ハーフブリッジ 3 のイネーブル入力。
EN4	34	入力	ハーフブリッジ 4 のイネーブル入力。
IN1	41	入力	ハーフブリッジ 1 の PWM 入力。
IN2	40	入力	ハーフブリッジ 2 の PWM 入力。
IN3	39	入力	ハーフブリッジ 3 の PWM 入力。
IN4	38	入力	ハーフブリッジ 4 の PWM 入力。
GND	22、23	電源	デバイスのグランド。システムグランドに接続。
CPH	44	電源	チャージポンプのスイッチングノード。X7R、0.1μF、VM 定格のセラミックコンデンサを CPH と CPL の間に接続します。
CPL	43	電源
VREF	33	入力	電流レギュレーションのスレッショルドを設定するための電圧リファレンス入力。DVDD は分割抵抗を使用して VREF を供給できます。
DVDD	24	電源	内部 LDO 出力。X7R、1μF、6.3V または 10V 定格セラミックコンデンサを GND との間に接続します。
VCC	25	電源	内部ロジックブロックの電源電圧。個別のロジック電源電圧が利用できない場合は、VCC ピンを DVDD ピンに接続します。
nFAULT	26	オープンドレイン	フォルト通知出力。フォルト条件のときにロジック Low にプルされます。オープンドレイン出力には、外付けのプルアップ抵抗が必要です。
モード	28	入力	このピンは、出力の立ち上がり / 立ち下がり時間をプログラムします。
OCPM	27	入力	フォルトからの回復の方法を決定します。OCPM 電圧に応じて、フォルトからの回復はラッチオフまたは自動再試行タイプになります。
nSLEEP	42	入力	スリーブモード入力。デバイスは、ロジック High でイネーブルし、ロジック Low で低消費電力スリープモードに移行します。nSLEEP リセットパルス幅が狭いと、ラッチされた障害はクリアされます。
PAD	-	-	サーマルパッド。