JAJSVT9B December   2024  – June 2025 ADC3568 , ADC3569

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - 消費電力
    6. 6.6  電気的特性 - DC 仕様
    7. 6.7  電気的特性 - AC 仕様 (ADC3568 - 250MSPS)
    8. 6.8  電気的特性 - AC 仕様 (ADC3569 - 500MSPS)
    9. 6.9  タイミング要件
    10. 6.10 代表的特性、ADC3568
    11. 6.11 代表的特性、ADC3569
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 アナログ入力
        1. 8.3.1.1 ナイキスト ゾーン選択
        2. 8.3.1.2 アナログ フロント エンド設計
      2. 8.3.2 サンプリング クロック
      3. 8.3.3 複数チップの同期
        1. 8.3.3.1 SYSREF モニタ
      4. 8.3.4 タイムスタンプ
      5. 8.3.5 オーバーレンジ
      6. 8.3.6 外部電圧リファレンス
      7. 8.3.7 デジタル ゲイン
      8. 8.3.8 デシメーション フィルタ
        1. 8.3.8.1 特長あるデシメーション比
        2. 8.3.8.2 デシメーション フィルタ応答
        3. 8.3.8.3 デシメーション フィルタ構成
        4. 8.3.8.4 数値制御発振器 (NCO)
      9. 8.3.9 デジタル インターフェイス
        1. 8.3.9.1 パラレル LVDS (SDR) - デフォルト
        2. 8.3.9.2 パラレル LVDS (DDR)
        3. 8.3.9.3 デシメーション付き SLVDS
          1. 8.3.9.3.1 SLVDS - ステータス ビットの挿入
        4. 8.3.9.4 出力データ フォーマット
        5. 8.3.9.5 32 ビット出力分解能
        6. 8.3.9.6 出力スクランブラ
        7. 8.3.9.7 出力 MUX
        8. 8.3.9.8 テスト・パターン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 低レイテンシ モード
      2. 8.4.2 パワーダウン モード
    5. 8.5 プログラミング
      1. 8.5.1 GPIO のプログラミング
      2. 8.5.2 レジスタ書き込み
      3. 8.5.3 レジスタ読み出し
      4. 8.5.4 デバイスのプログラミング
      5. 8.5.5 レジスタ マップ
      6. 8.5.6 レジスタの詳細説明
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 広帯域スペクトラム アナライザ
      2. 9.2.2 設計要件
        1. 9.2.2.1 入力信号パス
        2. 9.2.2.2 クロック供給
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 サンプリング クロック
      4. 9.2.4 アプリケーション特性の波形
      5. 9.2.5 初期化セットアップ
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.3.8.4 数値制御発振器 (NCO)

各デジタル ダウンコンバータ (DDC) は、48 ビットの数値制御発振器 (NCO) を使用して、デジタル フィルタリングの前に周波数の配置を微調整します。SPI レジスタ書き込みを使用して、各 DDC に対して最大 4 種類の NCO 周波数をプログラムします。デジタル NCO は、少なくとも 100dB の SFDR を達成するように設計されています。

ADC3568 ADC3569 NCO のブロック図図 8-54 NCO のブロック図

NCO 動作モードには、位相連続および無限位相コヒーレントの 2 つの異なるモードがあります。

  1. 位相連続 NCO：NCO 周波数が変化する際には、図 8-55 (左) に示すように、NCO 位相は新しい周波数に徐々に調整されます。「破線」は、元の f1 周波数の位相を示しています。
  2. 無限位相コヒーレント NCO：位相コヒーレント NCO では、SYSREF を使用して、すべての周波数が 1 つのイベントに同期します。これにより、周波数ホッピングの間で位相コヒーレンシが維持されるため、NCO をリセットする必要なしに、無限回の周波数ホッピングを実現できます。これを 図 8-55 (右) に示します。元の周波数 f1 に戻ると、NCO 位相は NCO が周波数を一度も変えなかったかのように見えます。

ADC3568 ADC3569 位相連続 (左) と無限位相コヒーレント (右) NCO 周波数スイッチング図 8-55 位相連続 (左) と無限位相コヒーレント (右) NCO 周波数スイッチング

発振器は、次のような複素指数関数列を生成します。

式 1. ejωn (default) or e–jωn

ここで、周波数 (ω) は 48 ビット レジスタ設定により符号付き数値として指定されます

複素指数関数列に ADC からの実数入力を乗算し、目的のキャリアを fIN + fNCO に等しい周波数にミックスします。NCO 周波数は –FS/2 から +FS/2 の範囲で調整でき、符号付き 2 の補数として処理されます。

NCO 周波数の設定は、48 ビットのレジスタ値によって設定され、次のように計算されます。

式 2. NCO frequency (0 to + FS/2): NCO = fNCO × 248 / FS
式 3. NCO frequency (-FS/2 to 0): NCO = (fNCO + FS) × 248 / FS

ここで

  • NCO = NCO レジスタ設定 (10 進値)
  • fNCO = 目標とする NCO 周波数 (MHz)
  • FS = ADC サンプリング レート (MSPS)

NCO プログラミングをこの例で説明します。

  • ADC サンプリング レート FS = 500MSPS
  • 目標とする NCO 周波数 = 120MHz

式 4. NCO frequency setting = fNCO × 248 / FS = 120MHz x 248 / 500 MSPS = 67,553,994,410,557

表 8-9 に、DDC0 の NCO の周波数 0 を、その周波数に設定するためのレジスタ書き込みを示します。

表 8-9 NCO 周波数を変更するためのレジスタ書き込みの例
ADDRデータ説明
0x2000x3D

NCO0 の周波数を 120MHz (67,553,994,410,557) に設定します。

これは 0x3D70 A3D7 0A3D であり、LSB が 0x200 から始まります。

0x2010x0A
0x2020xD7
0x2030xA3
0x2040x70
0x2050x3D
0x1650x00すべての NCO を新しい周波数でロードおよび更新します。
0x1650x01
0x1650x00
0x1600x00NCO 周波数を更新するために、手動で SYSREF (ピン経由または SPI SYSREF) を発行します。
0x1600x04
0x1600x00