JAJSW60A March   2025  – August 2025 DRV8263-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
    1. 5.1 HW バリアント
    2. 5.2 SPI バリアント
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 電気的特性
    5. 6.5 タイミング要件
    6. 6.6 タイミング図
    7. 6.7 熱に関する情報
      1. 6.7.1 過渡熱インピーダンスと電流能力
    8. 6.8 スイッチング波形
      1. 6.8.1 出力スイッチング遷移
        1. 6.8.1.1 ハイサイド還流
      2. 6.8.2 ウェークアップ遷移
        1. 6.8.2.1 HW バリアント
        2. 6.8.2.2 SPI バリアント
      3. 6.8.3 フォルト応答の遷移
        1. 6.8.3.1 再試行設定
        2. 6.8.3.2 ラッチ設定
    9. 6.9 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
        1. 7.3.1.1 HW バリアント
        2. 7.3.1.2 SPI バリアント
      2. 7.3.2 ブリッジ制御
        1. 7.3.2.1 PH/EN モード
        2. 7.3.2.2 PWM モード
        3. 7.3.2.3 独立モード
        4. 7.3.2.4 レジスタ - ピン制御 - SPI バリアントのみ
      3. 7.3.3 デバイス設定
        1. 7.3.3.1 スルーレート (SR)
        2. 7.3.3.2 IPROPI
        3. 7.3.3.3 ITRIP レギュレーション
        4. 7.3.3.4 DIAG
          1. 7.3.3.4.1 HW バリアント
          2. 7.3.3.4.2 SPI バリアント
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1  過電流保護 (OCP)
        2. 7.3.4.2  過熱警告 (OTW) - SPI バリアントのみ
        3. 7.3.4.3  過熱保護 (TSD)
        4. 7.3.4.4  オフ状態診断 (OLP)
        5. 7.3.4.5  オン状態診断 (OLA) - SPI バリアントのみ
        6. 7.3.4.6  VM 過電圧監視- SPI バリアントのみ
        7. 7.3.4.7  VM 低電圧監視
        8. 7.3.4.8  パワー オン リセット (POR)
        9. 7.3.4.9  パワー オフ ブレーキ（POB）
        10. 7.3.4.10 イベントの優先順位
      5. 7.3.5 デバイスの機能モード
        1. 7.3.5.1 SLEEP 状態
        2. 7.3.5.2 スタンバイ状態
        3. 7.3.5.3 スタンバイ状態へのウェークアップ
        4. 7.3.5.4 アクティブ状態
        5. 7.3.5.5 nSLEEP リセット パルス (HW バリアント、ラッチ設定のみ)
      6. 7.3.6 プログラミング - SPI バリアントのみ
        1. 7.3.6.1 シリアル・ペリフェラル・インターフェイス (SPI)
        2. 7.3.6.2 標準フレーム
        3. 7.3.6.3 複数ペリフェラルに対するSPI
          1. 7.3.6.3.1 複数のペリフェラルに対するデイジー チェーン フレーム
      7. 7.3.7 レジスタ マップ - SPI バリアントのみ
        1. 7.3.7.1 ユーザー レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 負荷の概要
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 HW バリアント
      2. 8.2.2 SPI バリアント
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 バルク容量の決定
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.4.4 オフ状態診断 (OLP)

ユーザーは、パワー FET がオフのときにスタンバイ状態でオフ状態診断を使用して、OUTx ノードのインピーダンスを判断できます。この診断機能により、STANDBY 状態で以下に示す故障状態をパッシブに検出できます。

  • VM または GND への出力短絡
  • フルブリッジ負荷またはローサイド負荷の開放負荷
  • ハイサイド負荷の開放負荷

注: この診断では、負荷の短絡を検出することはできません。ただし、アクティブ動作中に過電流フォルト (OCP) が発生し、 スタンバイ状態の OLP 診断で何もフォルトが報告されない場合、負荷の短絡を論理的に推定することができます。アクティブ状態で OCP が発生し、かつ、スタンバイ状態で OLP が発生する場合は、端子の短絡を意味します (OUT ノードでの短絡)。

  • ユーザーは、次の組み合わせを設定できます。
    • OUTx の内部プルアップ抵抗 (ROLP_PU)
    • OUTx の内部プルダウン抵抗 (R OLP_PD)
    • コンパレータの基準電圧レベル
    • コンパレータの入力選択 (OUT1 または OUT2)
  • この組み合わせは、コントローラ入力 (HW バリアントのみ存在するピン) または、SPI バリアントで SPI_IN レジスタがロックされていない場合、SPI_IN レジスタの等価ビットによって決定されます。
  • HW バリアント - オフ状態診断が有効の場合、コンパレータ出力 (OLP_CMP) は、nFAULT ピンで利用できます。
  • SPI バリアント - オフ状態診断コンパレータ出力 (OLP_CMP) は、STATUS2 レジスタの OLP_CMP ビットで利用できます。さらに、SPI_IN レジスタがロックされている場合には、オフ状態診断が有効のとき、このコンパレータ出力は、nFAULT ピンでも利用できます。
  • ユーザーは、すべての組み合わせを切り替えながら、出力が安定した後にコンパレータの出力を記録してください。
  • 入力の組み合わせとコンパレータの出力に基づいて、出力にフォルトが発生しているかどうかを判断できます。

DRV8263-Q1 フルブリッジ負荷のオフ状態診断 (PH/EN または PWM モード)図 7-5 フルブリッジ負荷のオフ状態診断 (PH/EN または PWM モード)

PH/EN モードまたは PWM モードのフルブリッジ負荷について、フォルトがないシナリオとフォルト シナリオに対する OLP の組み合わせおよび真理値表 を 表 7-19 に示します。

表 7-16 オフ状態診断表 - PH/EN または PWM モード (フル ブリッジ)
ユーザー入力 OLP の設定 OLP CMP 出力
nSLEEP DRVOFF EN/IN1 PH/IN2 OUT1 OUT2 CMP REF 選択された出力 通常 オープン GND 短絡 VM 短絡
1 1 1 0 ROLP_PU ROLP_PD VOLP_REFH OUT1 L H L H
1 1 0 1 ROLP_PU ROLP_PD VOLP_REFL OUT2 H L L H
1 1 1 1 ROLP_PD ROLP_PU VOLP_REFL OUT2 H H L H

独立モードのローサイド負荷について、フォルトがないシナリオおよびフォルト シナリオに対する OLP の組み合わせおよび真理値表を 表 7-17 に示します。

表 7-17 ローサイド負荷のオフ状態診断表 - 独立モード
ユーザー入力 OLP の設定 OLP_CMP 出力
DIAG ピン S_DIAG ビット nSLEEP DRVOFF EN/IN1 PH/IN2 OUT1 OUT2 CMP REF 選択された出力 通常 オープン VM への短絡
LVL2、LVL6 01b 1 1 1 未使用 ROLP_PU ハイ インピーダンス VOLP_REFH OUT1 L H H
LVL3、LVL4 11b 1 1 1 未使用 ROLP_PD ハイ インピーダンス VOLP_REFL OUT1 L L H
LVL2、LVL6 01b 1 1 0 1 ハイ インピーダンス ROLP_PU VOLP_REFH OUT2 L H H
LVL3、LVL4 11b 1 1 0 1 ハイ インピーダンス ROLP_PD VOLP_REFL OUT2 L L H
独立モードのハイサイド負荷について、フォルトがないシナリオおよびフォルト シナリオに対する OLP の組み合わせおよび真理値表を 表 7-18 に示します。
表 7-18 ハイサイド負荷のオフ状態診断表 - 独立モード
ユーザー入力 OLP の設定 OLP_CMP 出力
DIAG ピン S_DIAG ビット nSLEEP DRVOFF EN/IN1 PH/IN2 OUT1 OUT2 CMP REF 選択された出力 通常 オープン GND への短絡
LVL2、LVL6 01b 1 1 1 未使用 ROLP_PU ハイ インピーダンス VOLP_REFH OUT1 H H L
LVL3、LVL4 11b 1 1 1 未使用 ROLP_PD ハイ インピーダンス VOLP_REFL OUT1 H L L
LVL2、LVL6 01b 1 1 0 1 ハイ インピーダンス ROLP_PU VOLP_REFH OUT2 H H L
LVL3、LVL4 11b 1 1 0 1 ハイ インピーダンス ROLP_PD VOLP_REFL OUT2 H L L