JAJSWE7A March 2025 – June 2025 DLP991UUV
PRODUCTION DATA
TI は、最高の性能を得るために、単端信号に対して PCB の目標インピーダンスを 50Ω ±10% にすることを推奨しています。100 Ω±10% の差動信号については、表 9-2を参照してください。
| 信号 | 差動インピーダンス |
|---|---|
| HSSI DMD インターフェイス - DMD_D_(A、B、C、D)[7:0]、DMD_DCLK_(A、B、C、D) | 100Ω 差動 |
| DMD LS インターフェイス - DMD_LS_CLK、DMD_LS_WDATA | 100Ω 差動 |
表 9-3 に、信号の配線優先度を示します。
| 信号 | 優先順位 |
|---|---|
| HSSI DMD インターフェイス - DMD_D_(A、B、C、D)[7:0]、DMD_DCLK_(A、B、C、D) | 1 |
| DMD LS インターフェイス - DMD_LS_CLK、DMD_LS_WDATA | 2 |
| 他のすべての信号 | 3 |