JAJSX35 September 2025 CDCLVP111-SEP
PRODUCTION DATA
8.2.1.2.2 入力の終端
CDCLVP111-SEP 入力は、LVPECL、LVDS、または LVCMOS ドライバとインターフェースをとることができます。図 8-4 に、LVCMOS 入力を CDCLVP111-SEP に DC 結合する方法を示します。直列抵抗 (RS) は LVCMOS ドライバの近くに配置する必要があります。この値は、伝送ラインのインピーダンスとドライバの出力インピーダンスの差として計算されます。
シングルエンドまたは差動入力における適切な入力終端については、図 8-4を参照してください。
図 8-4 DC 結合：LVCMOS 入力とCDCLVP111-SEP図 8-5 に、CDCLVP111-SEP に LVDS 入力を DC 結合する方法を示します。図 8-6 および図 8-7では、 VCC = 2.5V および VCC = 3.3V のそれぞれのCDCLVP111-SEP に LVPECL 入力を DC 結合する方法を解説しています。
図 8-5 DC 結合：LVDS 入力とCDCLVP111-SEP
図 8-6 DC 結合：LVPECL 入力と CDCLVP111-SEP (VCC = 2.5V)
図 8-7 DC 結合：LVPECL 入力と CDCLVP111-SEP (VCC = 3.3V)図 8-8 および図 8-9では、VCC = 2.5V および VCC = 3.3V のそれぞれの CDCLVP111-SEP に差動入力を AC 結合する方法を解説しています。TIでは、すべての抵抗性コンポーネント部品を、ドライバまたはレシーバの近くに配置することを推奨します。ドライバとレシーバの電源電圧が異なる場合は、AC 結合が必要です。
図 8-8 AC 結合：差動入力と CDCLVP111-SEP (VCC = 2.5V)
図 8-9 AC 結合：差動入力と CDCLVP111-SEP (VCC = 3.3V)