SPI フォーマット - パリティ付き

SDI 入力データ ワードは 24 ビット長であり、以下のフォーマットで構成されています。

• 1 ビットの読み取りまたは書き込みビット、W (ビット B23)
• 6 アドレス ビット、A (ビット B22～B17)
• パリティビット、P (ビット B16)
• 15 データ ビット、1 パリティ ビット、D (ビット B15 ～ B0)

SDO 出力データ ワードは 24 ビット長です。最上位ビットはステータス ビット、最下位の 16 ビットはアクセス先のレジスタのデータ コンテンツです。

tSPI 形式 — パリティ付き

SDI 入力データ ワードは 32 ビット長であり、以下のフォーマットで構成されています。

• 1 ビットの読み取りまたは書き込みビット、W (ビット B31)
• 4 ビットのセカンダリ デバイス ID ビット、AD (ビット B30 ～ B27)
• 8 アドレス ビット、A (ビット B26～B19)
• 2 ビットの予約済みビット、0 (ビット B18、B17)
• パリティビット、P (ビット B16)
• 15 データ ビット、1 パリティ ビット、D (ビット B15 ～ B0)

SDO 出力データ ワードは 24 ビット長です。最初の 8 ビットはステータス ビットで、最後の 16 ビットはアクセス対象レジスタのデータ内容です。形式は、表 7-8 に示す標準 SPI と同一です

SPI および tSPI フレーム形式で使用される各ビットの詳細は以下のとおりです。

読み取り / 書き込みビット(R/W)：R/W (W0) ビットがビットが 0 の場合は、SPI/tSPI の書き込みトランザクションを示します。読み取り操作には、RW ビットを 1 にする必要があります。

セカンダリ デバイス ID ビット (AD)：同一チップ セレクト上の各 tSPI セカンダリ デバイスは、一意の識別子を持つ必要があります。セカンダリ デバイス ID フィールドは、tSPI セカンダリ デバイスの 4 ビットの一意識別子です。読み取り / 書き込みトランザクションを正常に行うには、このセカンダリ デバイス ID フィールドがセカンダリ デバイス アドレスと一致している必要があります。DRV8311P/S-Q1 では、セカンダリ デバイス アドレスの上位 2 ビットは 00 に固定されます。セカンダリ デバイス アドレスの下位 2 ビットは AD1 および AD0 ピンで設定可能です。セカンダリアドレス 15 (0xF) はジェネラル コール用に予約されており、セカンダリ デバイス ID フィールドが 15 のとき、同一バス上のすべてのデバイスが書き込み操作を受け付けます。したがって、DRV8311P/S-Q1 で有効な tSPI セカンダリ アドレスは 0 ～ 3 と 15 (ジェネラル コール アドレス) です。

アドレス ビット (A)：tSPI セカンダリ デバイスは 8 ビットのレジスタ アドレスを使用し、SPI セカンダリ デバイスは 6 ビットのレジスタ アドレスを使用します。各 tSPI セカンダリ デバイスには 8 ビットの専用アドレス ポインタが 2 つあり、読み取り用と書き込み用がそれぞれ用意されています。シーケンシャル読み取りのトランザクション中は、リ読み取りアドレス ポインタが自動的にインクリメントされます。シーケンシャル書き込みのトランザクション中は、書き込みアドレス ポインタと読み取りアドレス ポインタの両方が自動的にインクリメントされます。

パリティ ビット (P)：SPI/tSPI 入力データフレームでは、ヘッダとデータの両方のフィールドに単一ビット エラー検出用のパリティ ビットが含まれます。用いられる方式は偶数パリティで、たとえば 16 ビットのブロック (パリティ ビットを含む) における 1 の数が偶数になるようにします。パリティ チェックに成功した場合にのみ、データは内部レジスタへ書き込まれます。読み取り動作では、tSPI セカンダリ デバイスが読み取りデータの MSB (最上位ビット) にパリティ ビットを挿入します。パリティ チェックは、SYS_CTRL レジスタの SPI_PEN ビットを構成することで、有効化または無効化できます。パリティ チェックはデフォルトで無効化されています。

エラー処理

パリティ エラー：パリティ エラーを検出すると、セカンダリ デバイスは次のように動作します。パリティ エラーはラッチされ、nFAULT にて通知されます。エラー ステータスは、SYS_STS レジスタの SPI_PARITY フィールドで読み出すことができます。ヘッダーのパリティ エラーがあっても、セカンダリ デバイスはデータ応答を行います。SDO は、アドレス指定されたセカンダリ デバイスが駆動します。パリティ エラーが検出された場合、書き込みアドレス ポインタの更新およびデバイス レジスタの更新は無視されます。シーケンシャル書き込み中にパリティ エラーを検出した場合、以降のレジスタ書き込みはすべて無視されます。

フレーム エラー：未完了の tSPI フレームはフレーム エラーとして報告されます。tSPI のクロック サイクル数が 16 の倍数でない場合、その転送は未完了と見なされます。フレームエラーは SYS_STS レジスタの FRM_ERR フィールドにラッチされ、nFAULT で通知されます。

SPI 読み取り / 書き込みのシーケンス

SPI 読み取りシーケンス：SPI 読み取りトランザクションは、8 ビットのヘッダ (R/W 1 ビット、アドレス 6 ビット、パリティ 1 ビット) に続いて、16 ビットのダミー データ ワードから構成されます。ヘッダの最初の 1 バイトを受信すると、セカンダリ デバイスは 8 ビットのデバイス ステータス情報で応答します。読み取りアドレス ポインタは、ヘッダのアドレス フィールド受信直後に更新されます。ヘッダの読み取りアドレスは、レジスタ読み取りの開始アドレスとして機能します。16 ビット転送が完了するたびに、読み取りアドレス ポインタは自動的にインクリメントされます。データ転送の長さはセカンダリ デバイス側では制限されておらず、プライマリ デバイスがダミー ワードを送信し続ける限り、セカンダリ デバイスはデータで応答します。パリティのエラーチェックが有効な場合、読み取りデータの MSB は計算されたパリティ ビットに置き換えられます

SPI 書き込みシーケンス：SPI の書き込みトランザクションは、8 ビットのヘッダに続いて、レジスタ バンクに書き込む 16 ビットのデータワードで構成されます。読み取りトランザクションと同様に、アドレス指定されたセカンダリ デバイスは、ヘッダの最初の 1 バイトを受信すると 8 ビットのデバイス ステータス情報で応答します。ヘッダバイトを受信すると、書き込みアドレス ポインタが更新されます。ヘッダーからの書き込みアドレスは、シーケンシャル レジスタ書き込みの開始アドレスとして機能します。読み取りアドレス ポインタは、前の tSPI トランザクションで読み取ったレジスタのアドレスを保持します。データ転送の長さはセカンダリ デバイス側では制限されておらず、16 ビット転送が完了するたびに、読み取り・書き込みの両アドレス ポインタが自動的にインクリメントされます。プライマリ デバイスからデータを受信する間、SDO は読み取りアドレス ポインタによってアドレス指定されたレジスタ データを出力します。

tSPI 通信シーケンス

tSPI は機能的には通常の SPI と同様ですが、同一のチップセレクト (nSCS) の配下で複数デバイスをサポートします。既存の SPI プライマリ デバイスは、フレーム形式を変更することで、tSPI セカンダリ デバイスと通信できます。有効な tSPI フレームは、以下の条件を満たしている必要があります (SPI インターフェイスと同様)。

• SCLK ピンは、nSCS ピンが High から Low、Low から High に遷移するときに Low になっている必要があります。nSCS ピンの High から Low への遷移はフレームの開始で、Low から High への遷移はフレームの終了です。
• nSCS ピンが High にされているときは、SCLK ピンと SDI ピンのすべての信号が無視され、SDO ピンがハイ インピーダンス状態になります。
• データは SCLK 信号の立ち下がりエッジでキャプチャされ、SCLK 信号の立ち上がりエッジで駆動される。
• 最上位ビット (MSB) から先にシフト イン / シフト アウトされます。
• 有効なトランザクションには、SCLK が最低 16 サイクル必要で、1 トランザクションの SCLK サイクル数は 16 の倍数である必要があります。
• SDI ピンに送られるデータ ワードが 16 ビットの倍数でない場合はフレームエラーとなり、超過した SCLK サイクルは無視されます。

図 7-34 同一チップセレクト上に複数デバイスを持つ tSPI ブロック図

図 7-35 PWM_SYNC を用いた tSPI

tSPI 読み取りシーケンス：tSPI の読み取りトランザクションは、16 ビットのヘッダ (R/W 1 ビット、セカンダリ デバイス ID 4 ビット、アドレス 8 ビット、予約済み 2 ビット、パリティ　1 ビット) に続いて、16 ビットのダミー データ ワードで構成されます。ヘッダの最初の 1 バイトを受信すると、AD0 およびAD1 ピンで設定されたセカンダリ デバイス ID フィールドと一致するアドレス指定のセカンダリ デバイスが、8 ビットのデバイス ステータス情報で応答します。ヘッダの読み取りアドレスは、レジスタ読み取りの開始アドレスとして機能します。アドレスは、16 ビット転送が完了するたびに、自動的にインクリメントされます。データ転送の長さはセカンダリ デバイス側では制限されておらず、プライマリ デバイスがダミー ワードを送信し続ける限り、セカンダリ デバイスはデータで応答します。パリティのエラーチェックが有効な場合、読み取りデータの MSB は計算されたパリティ ビットに置き換えられます。

tSPI 書き込みシーケンス：tSPI の書き込みトランザクションは、16 ビットのヘッダに続いて、レジスタ バンクへ書き込む 16 ビットのデータ ワードで構成されます。読み取りトランザクションと同様に、アドレス指定されたセカンダリ デバイスは、ヘッダの最初の 1 バイトを受信すると 8 ビットのデバイス ステータス情報で応答します。ヘッダーからの書き込みアドレスは、シーケンシャル レジスタ書き込みの開始アドレスとして機能します。データ転送の長さはセカンダリ デバイス側では制限されておらず、16 ビット転送が完了するたびに、書き込みアドレス ポインタと読み出しアドレス ポインタの両方が自動的にインクリメントされます。プライマリ デバイスからデータを受信する間、SDO は読み取りアドレス ポインタによってアドレス指定されたレジスタ データを出力します

tSPI 読み取りアドレス更新シーケンス：セカンダリ デバイスの読み取り / 書き込みアドレス ポインタは独立しているため、一方のレジスタ集合を読み取りながら、別のレジスタ集合へ書き込むことが可能です。これを行うには、プライマリ デバイスが tSPI 書き込みトランザクションの前に、まず読み出しアドレス更新フレームを送信します。読み取りアドレス フレームは、ヘッダーのみを含む tSPI 読み取りシーケンスです。最初の tSPI トランザクションで、読み取りアドレス ポインタは目的のレジスタ アドレスに更新されます。2 回目の tSPI トランザクションがレジスタ書き込みシーケンスであり、このシーケンスの間、セカンダリ デバイスが SDO に出力するデータは、直前の tSPI 読み取りシーケンスで初期化された読み取りアドレス ポインタが指すレジスタから取得されます。

パリティ付きの tSPI 読み取り / 書き込みシーケンスは、図 7-36 に示しています。SPI フレームヘッダは、CMD[15:8] および CMD[7:0] として示されます。