JAJSXI5 November   2025 TPS7N49

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 イネーブルおよびシャットダウン
      2. 6.3.2 アクティブ放電
      3. 6.3.3 パワー グッド出力 (PG)
      4. 6.3.4 内部電流制限
      5. 6.3.5 サーマル シャットダウン保護機能 (TSD)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト動作
      3. 6.4.3 ディセーブル
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 入力、出力、およびバイアス コンデンサの要件
      2. 7.1.2 ドロップアウト電圧
      3. 7.1.3 出力ノイズ
      4. 7.1.4 推定接合部温度
      5. 7.1.5 ソフトスタート、シーケンシング、および突入電流
      6. 7.1.6 パワー グッド動作
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 基板レイアウト
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 デバイスの命名規則
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

適切なレイアウトにより、過渡性能、PSRR、ノイズが大幅に向上します。負荷過渡時のデバイス入力の電圧降下を最小限に抑えるため、IN および BIAS の静電容量をデバイスのできるだけ近くに接続します。また、この静電容量は入力ソースの寄生インダクタンスと寄生抵抗の影響も最小限に抑えられるため、安定性が向上します。最適な過渡性能と精度を実現するため、図 7-2 の R1 の上面を負荷のできるだけ近くに接続します。BIAS を IN に接続する場合は、BIAS を入力電源のセンス ポイントにできるだけ近づけて接続します。この接続により、過渡条件での BIAS の電圧降下が最小限に抑えられ、ターンオン応答が向上します。

デバイスの電力消費と、サーマル パッドに接続されたサーマル プレーンの適切なサイズを把握することが重要です。これらのパラメータは サーマル シャットダウンを回避し、信頼性の高い動作を実現します。デバイスの消費電力は式 12を使用して計算され、入力電圧と負荷の条件に依存します。

式 12. TPS7N49

必要な出力電圧の安定性を得るために可能な限り低い入力電圧を使用することで、電力損失を最小限に抑え、より高い効率を達成します。

VSON (DSQ) パッケージのいずれにおいても、主な放熱経路は露出パッドを通じてプリント基板 (PCB) に伝わります。パッドをグラウンドに接続するか、フローティングのままにします。ただし、デバイスが過熱しないことを確認するために、サーマル パッドが適切な量の銅 PCB 領域に取り付けられていることを確認してください。接合部から周囲への最大熱抵抗は、式 13を使って計算でき、デバイスの最大周囲温度、最大接合部温度、および消費電力に依存します。

式 13. TPS7N49
注: デバイスをアプリケーション PCB に実装する場合は、推定接合部温度 セクションに記載の ΨJT および ΨJB を使用します。