JAJSXI5 November 2025 TPS7N49
PRODUCTION DATA
TPS7N49 は、OUT ピンに内部アクティブ プルダウン回路を備えています。
各アクティブ放電機能は、内蔵の金属酸化膜半導体電界効果トランジスタ (MOSFET) を使用します。低ドロップアウト抵抗 (LDO) がディセーブルされると、MOSFET は抵抗 (RPULLDOWN) をグランドに接続して出力電圧をアクティブに放電します。EN をロジック Low に駆動することでデバイスがディスエーブルになると、アクティブ放電回路が有効になります。この回路は、IN または BIAS の電圧が UVLO スレッショルドを下回った場合、またはレギュレータがサーマル シャットダウン状態にある場合にも動作します。
デバイスを無効化した後の放電時間は、出力キャパシタンス (COUT) およびプルダウン抵抗と並列に接続された負荷抵抗 (RL) によって決まります。
最初のアクティブ プルダウン回路は、デバイスが無効化されたときに、600Ω の抵抗を経由して出力を GND に接続します。
2 つ目の回路は、デバイスが無効化されたときに、120Ω の抵抗を介して FB を GND に接続します。この抵抗は FB ピンを放電します。式 1 は、OUT が FB に短絡しているとき、または出力電圧が 0.65V に設定されているときの出力コンデンサの放電時定数を計算します。
LDO が 0.65V を超える出力電圧に設定されている場合、抵抗デバイダ回路が配置され、FB ピンのプルダウンが最小化されます。式 2と式 3は、これらの放電抵抗によって設定される時定数を計算します。
入力電源が低下した後で、大きな出力キャパシタンスを放電する場合には、アクティブ放電回路に依存しないでください。逆電流が出力から入力へ流れる可能性があり、デバイスを損傷させるおそれがあります。逆電流をデバイスの定格電流の 5% 以下に制限してください。