JAJSXR1 December 2025 UCC21711-Q1
PRODUCTION DATA
UCC21711-Q1 は、入力電源および出力電源である VCC および VDD の両方に対して、内部 UVLO 保護機能を備えています。電源電圧がスレッショルド電圧を下回ると、ドライバ出力は Low に保持されます。VCC と VDD の両方が UVLO ステータスを外れた場合のみ、出力が High になります。UVLO 保護機能は、低電源電圧状態時のドライバ自体の消費電力を低減するだけでなく、電力段の効率も向上します。SiC MOSFET と IGBT の場合、ゲート - ソース間電圧またはゲート - エミッタ間電圧が上昇すると、オン抵抗は小さくなります。VDD 値が低い状態でパワー半導体がオンになると、導通損失が大幅に増加し、熱に関する問題が発生し、電力段の効率低下につながる可能性があります。UCC21711-Q1 は、VDD UVLO の 12V のスレッショルド電圧を実装しており、800mV のヒステリシスを備えています。このスレッショルド電圧は SiC MOSFET と IGBT の両方に適しています。
UVLO 保護ブロックはヒステリシスとグリッチ除去フィルタを備えており、電源のノイズ耐性向上に役立ちます。ターン オンおよびターン オフのスイッチング過渡中に、ドライバは電源からのピーク過渡電流をソースおよびシンクします。これにより、電源の電圧降下が急に発生する可能性があります。ヒステリシスと UVLO グリッチ除去フィルタを使用すると、内部 UVLO 保護ブロックは通常のスイッチング過渡中における小さなノイズを無視します。
VCC および VDD の UVLO 機能のタイミング図を図 7-8 および図 7-9 に示します。入力側の RDY ピンを使って、パワー グッド状態を示せます。RDY ピンはオープン ドレインです。UVLO 状態の間、RDY ピンは Low 状態に保持され、GND に接続されます。通常、このピンは外部で VCC にプルアップされ、パワー グッドを示します。UVLO ステータス中、AIN-APWM 機能は動作を停止します。入力側の APWM ピンは Low に保持されます。