JAJSXR1 December   2025 UCC21711-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延
      1. 6.1.1 通常のターンオフ
    2. 6.2 入力デグリッチ フィルタ
    3. 6.3 アクティブ ミラー クランプ
      1. 6.3.1 内部オンチップ アクティブ ミラー クランプ
    4. 6.4 低電圧誤動作防止 (UVLO)
      1. 6.4.1 VCC UVLO
      2. 6.4.2 VDD UVLO
    5. 6.5 OC (過電流) 保護
      1. 6.5.1 ソフト ターンオフによる OC 保護
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電源
      2. 7.3.2  ドライバ段
      3. 7.3.3  VCC および VDD 低電圧誤動作防止 (UVLO)
      4. 7.3.4  アクティブ プルダウン
      5. 7.3.5  短絡クランプ
      6. 7.3.6  内部アクティブ ミラー クランプ
      7. 7.3.7  過電流および短絡保護
      8. 7.3.8  ソフト ターンオフ
      9. 7.3.9  フォルト (FLT、リセット、およびイネーブル (RST/EN))
      10. 7.3.10 アナログから PWM への信号変換および絶縁機能
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 IN+、IN–、RST/EN の入力フィルター
        2. 8.2.2.2 IN+ および IN- の PWM インターロック
        3. 8.2.2.3 FLT、RDY、および RST/EN ピン回路
        4. 8.2.2.4 RST/EN ピン制御
        5. 8.2.2.5 ゲート抵抗のオンとオフの切り替え
        6. 8.2.2.6 過電流および短絡保護
          1. 8.2.2.6.1 SenseFET 内蔵パワー モジュールをベースとする保護機能
          2. 8.2.2.6.2 非飽和回路に基づく保護
          3. 8.2.2.6.3 電源ループのシャント抵抗に基づく保護
        7. 8.2.2.7 絶縁型アナログ シグナル センシング
          1. 8.2.2.7.1 絶縁型温度センシング
          2. 8.2.2.7.2 絶縁型 DC バス電圧センシング
        8. 8.2.2.8 外部電流バッファを使用した高出力電流
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.9 フォルト (FLT、リセット、およびイネーブル (RST/EN))

UCC21711-Q1 の FLT ピンはオープン ドレインであり、OC ピンでフォルトが検出されると、DSP/ MCU にフォルト信号を通知できます。フォルトが検出されると、FLT ピンは GND にプルダウンされ、RST/EN からリセット信号を受信するまで Low に保持されます。デバイスにはフォルト ミュート時間 tFLTMUTE があり、その範囲内でデバイスはリセット信号を無視します。

RST/EN は 50kΩ 抵抗によって内部的にプルダウンされるため、このピンがフローティングのときはデフォルトでディスエーブルになります。ドライバをイネーブルにするには、外部でプルアップする必要があります。ピンには次の 2 つの目的があります。

  • FLT ピンのリセット。リセットを行うと、RST/EN ピンは Low になります。ミュート時間 tFLTMUTE の後、このピンが tRSTFIL より長い間 Low 状態に設定および保持されると、フォルト信号はリセットされ、FLT は RST/EN ピンの入力信号の立ち上がりエッジでハイ インピーダンス ステータスにリセットされます。
  • デバイスのイネーブルとシャットダウン。RST/EN ピンが tRSTFIL より長く Low になると、ドライバは無効化され、OUTL が有効になって IGBT または SiC MOSFET のゲートがプルダウンされます。このピンを外部でプルアップしてデバイスをイネーブルにする必要があります。それ以外の場合、デバイスはデフォルトでディスエーブルになっています。