JAJU809 march   2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 設計ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 設計手順
      1. 2.3.1 複数の JESD204B の同期要件
      2. 2.3.2 クロック・ツリーの設計
        1. 2.3.2.1 クロック周波数の計画
        2. 2.3.2.2 クロック・ツリーのコンポーネント
          1. 2.3.2.2.1 クロック・リファレンス
          2. 2.3.2.2.2 クロック・リファレンス・バッファ
          3. 2.3.2.2.3 クロック分配
          4. 2.3.2.2.4 周波数合成
        3. 2.3.2.3 位相遅延の調整オプション
        4. 2.3.2.4 位相ノイズの最適化
        5. 2.3.2.5 シングル・イベント効果 (SEE) の検討事項
        6. 2.3.2.6 MIMO システム用クロック・ツリーの拡張
      3. 2.3.3 パワー・マネージメント
        1. 2.3.3.1 電源設計の検討事項
        2. 2.3.3.2 放射線耐性強化 (Rad-Hard) 電源ツリー
          1. 2.3.3.2.1 放射線耐性保証 (RHA) 負荷スイッチ
          2. 2.3.3.2.2 放射線耐性保証 (RHA) DC/DC 降圧コンバータ
          3. 2.3.3.2.3 放射線耐性保証 (RHA) 低ドロップアウト (LDO) レギュレータ
            1. 2.3.3.2.3.1 3.3V リニア・レギュレータ
            2. 2.3.3.2.3.2 4.5V リニア・レギュレータ
        3. 2.3.3.3 過電流検出回路
  9. 3ハードウェアとソフトウェアの使用開始
    1. 3.1 ハードウェアの構成
      1. 3.1.1 クロッキング・ボードのセットアップ
        1. 3.1.1.1 電源
        2. 3.1.1.2 入力リファレンス信号
        3. 3.1.1.3 入力同期信号
        4. 3.1.1.4 出力信号
        5. 3.1.1.5 プログラミング・インターフェイス
        6. 3.1.1.6 FMC+ アダプタ・ボードのセットアップ
        7. 3.1.1.7 ADC12DJ3200 EVM のセットアップ
        8. 3.1.1.8 TSW14J57EVM のセットアップ
        9. 3.1.1.9 マルチチャネル同期のセットアップ
    2. 3.2 ソフトウェア
      1. 3.2.1 必要なソフトウェア
      2. 3.2.2 クロッキング・ボードのプログラミング・シーケンス
      3. 3.2.3 ADC12DJ3200CVAL EVM のプログラミング・シーケンス
      4. 3.2.4 TSW14J57EVM の評価プログラミング・シーケンス
  10. 4テストと結果
    1. 4.1 テスト構成
    2. 4.2 結果
      1. 4.2.1 位相ノイズの測定結果
      2. 4.2.2 マルチチャネル・クロックの位相揃え
      3. 4.2.3 信号チェーンの性能
      4. 4.2.4 チャネル間スキューの測定
    3. 4.3 まとめと結論
  11. 5設計とドキュメントのサポート
    1. 5.1 設計サポート
      1. 5.1.1 回路図
      2. 5.1.2 部品表 (BOM)
    2. 5.2 ドキュメントのサポート
    3. 5.3 サポート・リソース
    4. 5.4 商標
  12. 6著者について
    1. 6.1 謝辞

1 システムの説明

フェーズド・アレイ・アンテナとデジタル・ビームフォーミング (DBF) は、宇宙用レーダー画像処理や広帯域衛星通信システムなど、多くの衛星アプリケーションの性能を向上できる、重要なテクノロジーです。デジタル・ビームフォーミングは、アナログ・ビームフォーミングとは異なり、通常はアンテナ素子ごとに一連のデータ・コンバータが必要で、結果として高精度の同期が必要になります。デジタル・ビームフォーミングにより、性能と柔軟性が向上し、新しい動作モードを実現できます。この例の 1 つは、高分解能の合成開口レーダー (SAR) です。これは、NASA-ISRO により、NISAR プロジェクトにおける SweepSAR という名前で、宇宙ベースのアプリケーションに初めて使用された、新しいレーダー技術です。ビームフォーミングは、5G モバイル・ブロードバンドの世界で中核となるビルディング・ブロックでもあります。この場合には、5G 伝送が地上と宇宙のどちらで行われるかはほとんど関係しません。5G のレーダー・アプリケーションのビームフォーミングがデジタルへの移行で恩恵を受けるのと同様に、クロック供給の要件も、両方のアプリケーション分野でほとんど同じです。

GUID-20221202-SS0I-MXLN-SFDX-HGMBGDGSSBL6-low.svg図 1-1 クロック・サブシステム

このリファレンス・デザインでは、高速 GSPS JESD204B 対応の ADC12DJ3200QML-SP データ・コンバータ用のクロッキング・サブシステムが中心になります。このリファレンス・デザインには、複数の素子間で高精度の同期要件を持つアプリケーションで使用できる、マルチチャネルの位相同期クロッキング・プラットフォームがあります。この設計には最小構成で、デモ用の 2 つの高速チャネルがあります。設計のブロック図を、図 1-1 に示します。クロック・システムは、入力クロック・セレクタとクロック・リファレンス・バッファ CDCLVP111-SP、ジッタ・クリーナとクロック分配 LMK04832-SP、サンプル・クロック・マルチプライヤ LMX2615-SP という 3 つの主要部分に分割されています。システムの中核は LMK04832-SP です。このデバイスは、受信クロックからジッタを除去し、安定したクロック・フレームワークを作り出します。また、LMK04832-SP は FPGA クロックと SYSREF 信号も供給します。LMX2615-SP クロック・マルチプライヤの入力クロックについては、LMK04832-SP のクロック出力、または入力クロック・リファレンス・バッファ CDCLVP111-SP の出力を使用するようにリファレンス・デザインを構成できます。受信クロックの位相ノイズが既に非常に低い場合、LMX2615-SP を CDCLVP111-SP に接続すると、ADC で可能な限り低い出力位相ノイズが得られます。その後で、LMX2615-SP がこのベース・クロックを取得し、分数乗法を使用して、最高 15GHz のサンプリング・クロックを生成し、サブヘルツ精度に調整できます。また、システムは SYSREF を ADC サブシステムにルーティングします。

この設計は 3 つの LMX2615-SP デバイスを搭載していますが、このドキュメントの技術的な分析で使用されているのは 2 つだけです。したがって、この図に示されている RF PLL シンセサイザは 2 つだけです。3 つ目の LMX2615-SP は、たとえばダウン・コンバータの局部発振器入力のソースとして使用し、より高い入力周波数帯域や、他のスーパーヘテロダインをサポートできます。