The ADC3244E is a high-linearity, ultra-low power, dual-channel, 14-bit, 25-MSPS to 125-MSPS analog-to-digital converter (ADC). The device is designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design, and the SYSREF input enables complete system synchronization.
The ADC3244E supports serial, low-voltage, differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where the data from each ADC are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 14-bit output data from each channel. In addition to the serial data streams, the frame and bit clocks are also transmitted as LVDS outputs.
| Typ | Titel | Datum | ||
|---|---|---|---|---|
| * | Data sheet | ADC3244E Dual-channel, 14-bit, 125-MSPS analog-to-digital converter datasheet | PDF | HTML | 17 Jan 2019 |
| EVM User's guide | ADC3xxxEVM and ADC3xJxxEVM User's Guide (Rev. D) | 24 Aug 2018 |
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Das ADC3244-Evaluierungsmodul (EVM) demonstriert die Leistung des ADC3244, eines zweikanaligen 14-Bit-Analog-zu-Digital-Wandlers (ADC) mit 125 MSPS. Die Platine enthält den Baustein ADC3244 und Spannungsregler von TI, um die erforderlichen Spannungen bereitzustellen.
Der Eingang des ADC ist mit (...)
| Gehäuse | Pins | Herunterladen |
|---|---|---|
| VQFN (RGZ) | 48 | Optionen anzeigen |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.