Home Taktgeber & Timing Oszillatoren
Home
Taktgeber & Timing
Oszillatoren

LMK61PD0A2

AKTIV

±50 ppm, extrem geringer Jitter, Pin wählbar, Differenzialoszillator

Jetzt bestellen
Datenblatt

LMK61PD0A2

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Output type HCSL, LVDS, LVPECL Output frequency (MHz) 312.5 Stability (ppm) 50 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
Output type HCSL, LVDS, LVPECL Output frequency (MHz) 312.5 Stability (ppm) 50 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
QFM (SIA) 8 12.25 mm² (3.5 mm × 3.5 mm)
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.
filter Andere Oszillatoren suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LMK61PD0A2 Ultra-Low Jitter Pin Selectable Oscillator datasheet (Rev. A) PDF | HTML 03.11.2015

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK61PDEVM — LMK61PDEVM-EVM für Oszillator mit extrem geringem Jitter und Pin-Auswahl

The LMK61PDEVM evaluation modules provides a complete platform to evaluate the 100-fs RMS jitter performance and configurability of the Texas Instruments LMK61PD Ultra-Low Jitter Pin Selectable Differential Oscillator with 7 unique reference clock frequencies and configurable output format.

The (...)

Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
QFM (SIA) 8 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos