Home Schnittstelle LVDS-, M-LVDS- und PECL-ICs
Home
Schnittstelle
LVDS-, M-LVDS- und PECL-ICs

SN65LVELT23

AKTIV

3,3-V-Dual-Differenzial-LVPECL-Puffer zu LVTTL-Umsetzer

Jetzt bestellen
Datenblatt

SN65LVELT23

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Function Receiver, Translator Protocols LVDS, LVPECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 600 Input signal LVDS, LVPECL Output signal LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Receiver, Translator Protocols LVDS, LVPECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 600 Input signal LVDS, LVPECL Output signal LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm) VSSOP (DGK) 8 14.7 mm² (3 mm × 4.9 mm)
  • Dual 3.3-V Differential LVPECL/LVDS to LVTTL Buffer Translator
  • 24-mA LVTTL Ouputs
  • Operating Range
    • PECL VCC = 3 V to 3.6 V With GND = 0 V
  • Support for Clock Frequencies to >180 MHz
  • 2-ns Typical Propagation Delay
  • Internal Input Pullup and Pulldown Resistors
  • Built-in Temperature Compensation
  • Drop-In Compatible to MC100LVELT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data
  • Dual 3.3-V Differential LVPECL/LVDS to LVTTL Buffer Translator
  • 24-mA LVTTL Ouputs
  • Operating Range
    • PECL VCC = 3 V to 3.6 V With GND = 0 V
  • Support for Clock Frequencies to >180 MHz
  • 2-ns Typical Propagation Delay
  • Internal Input Pullup and Pulldown Resistors
  • Built-in Temperature Compensation
  • Drop-In Compatible to MC100LVELT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data

The SN65LVELT23 is a low-power dual LVPECL/LVDS to LVTTL translator device. The device includes circuitry to maintain inputs at VCC/2 when left open. The SN65LVELT23 is housed in an industry-standard SOIC-8 package and is also available in a TSSOP-8 option.

The SN65LVELT23 is a low-power dual LVPECL/LVDS to LVTTL translator device. The device includes circuitry to maintain inputs at VCC/2 when left open. The SN65LVELT23 is housed in an industry-standard SOIC-8 package and is also available in a TSSOP-8 option.
filter Andere LVDS-, M-LVDS- und PECL-ICs suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Ähnliche Funktionalität wie der verglichene Baustein.
SN65LVELT22 AKTIV 3,3-V-Dual-LVTTL-zu-Differenzial-LVPECL-Umsetzer Driver variant

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt 3.3V Dual Differential LVPECL/LVDS Buffer to LVTTL Translator datasheet (Rev. A) 03.08.2009
Anwendungshinweis AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 17.10.2007

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Simulationsmodell

SN65LVELT23 IBIS Model

SLLM416.ZIP (22 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOIC (D) 8 Ultra Librarian
VSSOP (DGK) 8 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos