Inicio Convertidores de datos Convertidores analógico-digitales (ADC) ADC de alta velocidad (≥ 10 MSPS)
Inicio
Convertidores de datos
Convertidores analógico-digitales (ADC)
ADC de alta velocidad (≥ 10 MSPS)

ADC12DJ2700

ACTIVO

Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits, 2,7 GSPS dobles o 5,4 GSPS simpl

Haga su pedido ahora
Hoja de datos

ADC12DJ2700

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Sample rate (max) (Msps) 2700, 5400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2700 Architecture Folding Interpolating SNR (dB) 57.7 ENOB (Bits) 9 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 2700, 5400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2700 Architecture Folding Interpolating SNR (dB) 57.7 ENOB (Bits) 9 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² (10 mm × 10 mm) FCCSP (ZEG) 144 100 mm² (10 mm × 10 mm)
  • ADC core:
    • 12-bit resolution
    • Up to 5.4 GSPS in single-channel mode
    • Up to 2.7 GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (no signal, VFS = 1.0 VPP-DIFF):
      • Dual-channel mode: –151.6 dBFS/Hz
      • Single-channel mode: –153.8 dBFS/Hz
    • HD2, HD3: –65 dBc up to 3 GHz
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Digital down-converters in dual-channel mode:
    • Real output: DDC bypass or 2x decimation
    • Complex output: 4x, 8x, or 16x decimation
    • Four independent 32-Bit NCOs per DDC
  • Power consumption: 2.7 W
  • Power supplies: 1.1 V, 1.9 V
  • ADC core:
    • 12-bit resolution
    • Up to 5.4 GSPS in single-channel mode
    • Up to 2.7 GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (no signal, VFS = 1.0 VPP-DIFF):
      • Dual-channel mode: –151.6 dBFS/Hz
      • Single-channel mode: –153.8 dBFS/Hz
    • HD2, HD3: –65 dBc up to 3 GHz
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Digital down-converters in dual-channel mode:
    • Real output: DDC bypass or 2x decimation
    • Complex output: 4x, 8x, or 16x decimation
    • Four independent 32-Bit NCOs per DDC
  • Power consumption: 2.7 W
  • Power supplies: 1.1 V, 1.9 V

The ADC12DJ2700 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DJ2700 can sample up to 2700 MSPS and up to 5400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ2700 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).

The ADC12DJ2700 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DJ2700 can sample up to 2700 MSPS and up to 5400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ2700 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).
filter Buscar otro/a ADC de alta velocidad (≥ 10 MSPS)
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
ADC08DJ5200RF ACTIVO ADC de 8 bits de muestreo de RF con 5,2 GSPS de doble canal o 10,4 GSPS de un solo canal ADC08DJ5200RF offers higher speed, lower resolution, and no DDC.
ADC12DJ4000RF ACTIVO ADC de muestreo de RF de 12 bits con 4 GSPS de doble canal u 8 GSPS de un solo canal ADC12DJ4000RF offers higher speed, DDC in both single and dual modes, and internal dither.

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 4
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos ADC12DJ2700 5.4-GSPS Single-Channel or 2.7-GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. A) PDF | HTML 21/02/2019
Nota sobre la aplicación Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 28/03/2025
Nota sobre la aplicación Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 26/03/2025
Nota sobre la aplicación Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 30/05/2018

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC12DJ2700EVM — Módulo de evaluación de ADC de muestreo de RF ADC12DJ2700 de 12 bits, 2.7 GSPS dobles o 5.4 GSPS sim

El módulo de evaluación (EVM) ADC12DJ2700 está diseñado para evaluar la familia ADC12DJ2700 de convertidores analógico a digital (ADC) de alta velocidad. El EVM está equipad con el ADC12DJ2700, un ADC de 12 bits, 2.7 GSPS de doble canal o 5.4 GSPS de un solo canal con interfaz JESD204B.
Guía del usuario: PDF
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Placa de evaluación

ANNAP-3P-WWDM60 — Annapolis Microsystems de 4 canales ADC, tarjeta intermedia DAC FPGA de 2 canales hasta 10 GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
Desde: Annapolis Micro Systems
Productos y hardware compatibles
Firmware

TI204C-IP — Request for JESD204 rapid design IP

La IP de diseño rápido JESD204 se diseñó para permitir a los ingenieros de FPGA lograr una ruta acelerada hacia un sistema JESD204 en funcionamiento. La IP se diseñó de manera que el procesamiento digital descendente y otras lógicas de aplicación estén aislados de la mayoría de las restricciones (...)

Productos y hardware compatibles
Modelo de simulación

ADC12DJ3200 IBIS Model

SLVMC42.ZIP (36 KB) - Modelo IBIS
Productos y hardware compatibles
Modelo de simulación

ADC12DJ3200 IBIS-AMI Model

SLVMC55.ZIP (5569 KB) - Modelo IBIS-AMI
Productos y hardware compatibles
Herramienta de cálculo

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

Esta calculadora Excel proporciona a los diseñadores de sistemas una forma de simplificar el diseño y la depuración de receptores de muestreo de RF directo. Ofrece tres funciones: planificación de frecuencias, filtrado analógico y localización de espurios del filtro de decimación.

En la fase de (...)

Productos y hardware compatibles
Diseño de referencia

TIDA-01021 — Diseño de referencia de registro de tiempo de JESD204B 15 GHz multicanal para DSO, radares y comprob

Las aplicaciones multicanal de alta velocidad requieren soluciones de sincronización precisas capaces de gestionar el sesgo entre canales para lograr una SNR, SFDR y ENOB óptimas del sistema. Este diseño de referencia es capaz de admitir dos canales de alta velocidad en placas independientes (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-01022 — Diseño de referencia flexible AFE multicanal de 3.2 GSPS para DSO, radares y sistemas de prueba 5G i

Este diseño de referencia de captura de datos multicanal de alta velocidad permite un buen rendimiento de sistema. Los diseñadores de sistemas deben considerar parámetros de diseño críticos, como la fluctuación de reloj y el sesgo para la generación de reloj multicanal de alta velocidad, lo que (...)
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
FCCSP (AAV) 144 Ultra Librarian
FCCSP (ZEG) 144 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos