Inicio Relojes y sincronización Limpiadores de fluctuación de reloj
Inicio
Relojes y sincronización
Limpiadores de fluctuación de reloj

LMK04832

ACTIVO

Limpiador de fluctuaciones de reloj JESD204B de 3.2 GHz, 15 salidas y nivel de ruido ultrabajo con b

Haga su pedido ahora
Hoja de datos

LMK04832

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.
filter Buscar otro/a Limpiadores de fluctuación de reloj
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
LMK04821 ACTIVO Sintetizador de fluctuación ultrabaja y limpiador de fluctuación con soporte para JESD204B Jitter synthesizer with lower VCO frequencies
LMK04826 ACTIVO Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 1 Jitter cleaner with lower VCO frequencies
LMK04828 ACTIVO Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 2 Jitter cleaner with lower VCO frequencies
Funcionalidad similar a la del dispositivo comparado
LMK04368-EP ACTIVO Limpiador de fluctuaciones JESD204C de 3.2 GHz con ruido ultrabajo y producto mejorado Extreme temperature option
LMK04832-SEP ACTIVO Limpiador de fluctuaciones de reloj JESD204C de 3.2 GHz, 30 krad, nivel de ruido ultrabajo y 15 sali 3.2-GHz jitter cleaner with JESD204C support, 30-krad TID, and 43-MeV-cm2/mg for space missions
LMX1204 ACTIVO Búfer, multiplicador y divisor de RF de 12.8 GHz compatible con SYSREF JESD204B/C y sincronización d Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 11
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMK04832 Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. C) PDF | HTML 25 may 2018
Application note Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) PDF | HTML 11 abr 2025
Application note Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 03 sep 2024
Technical article Clock tree fundamentals: finding the right clocking devices for your design PDF | HTML 24 mar 2021
Application note Clocking for Medical Ultrasound Systems (Rev. A) PDF | HTML 30 sep 2020
Certificate LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 29 may 2020
Application note Multi-Clock Synchronization 30 dic 2019
Technical article Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 04 jun 2019
Analog Design Journal Analog Applications Journal 2Q 2015 28 abr 2015
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 28 abr 2015
Analog Design Journal When is the JESD204B interface the right choice? 22 ene 2014

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC12DJ3200EVMCVAL — Módulo de evaluación ADC12DJ3200QML-SP

El módulo de evaluación (EVM) ADC12DJ3200 está diseñado para evaluar los convertidores analógico a digital (ADC) de alta velocidad ADC12DJ3200QML-SP. El EVM está equipado con el ADC12DJ3200QML-SP, un ADC de calidad espacial de 12 bits, 4 GSPS de doble canal o 8 GSPS de un solo canal con interfaz (...)
Guía del usuario: PDF
No disponible en TI.com
Placa de evaluación

LMK04832EVM — Módulo de evaluación LMK04832 de limpiador de fluctuación de reloj/generador de reloj/distribución J

El módulo de evaluación (EVM) LMK04832 permite evaluar el LMK04832 con equipos de prueba u otras placas de evaluación para verificar los requisitos del bloque o del sistema para su uso en una aplicación específica.

El LMK04832EVM está prepoblado con un VCXO de 122.88 MHz para funcionamiento en (...)

Guía del usuario: PDF
No disponible en TI.com
Soporte de software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Modelo de simulación

LMK04832 IBIS Model

SNAM221.ZIP (192 KB) - IBIS Model
Descargar
Símbolo CAD/CAE

LMK04832EVM Altium Design Files

SNAR044.ZIP (3015 KB)
Descargar
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)
Diseñar ahora
Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Archivo Gerber

LMK04832EVM Gerber Files

SNAC092.ZIP (1288 KB)
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Diseños de referencia

TIDA-01027 — Diseño de referencia de fuente de alimentación de bajo ruido, que maximiza el rendimiento en sistema

Este diseño de referencia demuestra un diseño de fuente de alimentación de cinco carriles eficiente y de bajo ruido para sistemas de adquisición de datos (DAQ) de muy alta velocidad capaces > 12.8 GSPS. Los convertidores CC/CC de la fuente de alimentación están sincronizados con frecuencia y con (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-010230 — Diseño de ref. de reloj del transceptor RF multicanal de bajo ruido para aplicaciones de radar y EW

En los sistemas modernos de radar y guerra electrónica (EW), los sistemas activos de antenas de matriz escaneada electrónicamente (AESA) se utilizan a menudo con transceptores de RF multicanal de alta velocidad. Estos sistemas requieren un reloj de muy bajo ruido capaz de un ajuste preciso de (...)
Design guide: PDF
Diseños de referencia

TIDA-010132 — Diseño de referencia de transceptor de RF multicanal para aplicaciones de radar

Este diseño de referencia se trata de una interfaz analógica (AFE) de 8 canales que utiliza dos transceptores de radiofrecuencia (RF) AFE7444 de 4 canales y un subsistema de reloj basado en LMK04828-LMX2594 que pueden permitir que los diseños escalen a 16 canales o más. Cada canal AFE consta de un (...)
Design guide: PDF
Esquema: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
WQFN (NKD) 64 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos