SN65LVDS100
- Designed for Signaling Rates ≥ 2 Gbps
- Total Jitter < 65 ps
- Low-Power Alternative for the MC100EP16
- Low 100-ps (Maximum) Part-to-Part Skew
- 25 mV of Receiver Input Threshold Hysteresis
Over 0-V to 4-V Input Voltage Range - Inputs Electrically Compatible With LVPECL,
CML, and LVDS Signal Levels - 3.3-V Supply Operation
- LVDT Integrates 110-Ω Terminating Resistor
- Offered in SOIC and MSOP
The SN65LVDS100, SN65LVDT100, SN65LVDS101, and SN65LVDT101 are high-speed differential receivers and drivers connected as repeaters. The receiver accepts low-voltage differential signaling (LVDS), positive-emitter-coupled logic (PECL), or current-mode logic (CML) input signals at rates up to 2 Gbps and repeats it as either an LVDS or PECL output signal. The signal path through the device is differential for low radiated emissions and minimal added jitter.
The outputs of the SN65LVDS100 and SN65LVDT100 are LVDS levels as defined by TIA/EIA-644-A. The outputs of the SN65LVDS101 and SN65LVDT101 are compatible with 3.3-V PECL levels. Both drive differential transmission lines with nominally 100-Ω characteristic impedance.
The SN65LVDT100 and SN65LVDT101 include a 110-Ω differential line termination resistor for less board space, fewer components, and the shortest stub length possible. They do not include the VBB voltage reference found in the SN65LVDS100 and SN65LVDS101. VBB provides a voltage reference of typically 1.35 V below VCC for use in receiving single-ended input signals and is particularly useful with single-ended 3.3-V PECL inputs. When VBB is not used, it should be unconnected or open.
All devices are characterized for operation from –40°C to 85°C.
お客様が関心を持ちそうな類似品
比較対象デバイスと類似の機能。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN65LVDx10x Differential Translator/Repeater データシート (Rev. E) | PDF | HTML | 2015/07/20 | ||
| アプリケーション概要 | How to Use a 3.3-V LVDS Buffer as a Low-Voltage LVDS Driver | 2019/01/09 | ||||
| アプリケーション・ノート | Signaling Rate vs. Distance for Differential Buffers | 2010/01/26 | ||||
| アプリケーション・ノート | AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) | 2007/10/17 | ||||
| アプリケーション・ノート | DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML | 2003/02/19 | ||||
| その他の技術資料 | HPL EVM Program | 2002/08/29 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
SN65CML100EVM — SN65CML100、 評価モジュール
The EVM allows evaluation of operation of theSN65LVDS100/101 or SN65CML100 high-speed differential translators/repeaters. Differential input signals (LVDS, LVPECL, CML, etc.) can be applied and the device output can beobserved across on board terminations, or via direct connection to 50-ohm (...)
SN65LVDS100EVM — SN65LVDS100 評価モジュール
The EVM allows evaluation of operation of the SN65LVDS100/101 or SN65CML100 high-speed differential translators/repeaters. Differential input signals (LVDS, LVPECL, CML, etc.) can be applied and the device output can be observed across on board terminations, or via direct connection to (...)
PMP9767 — 12 ビット 500MSPS ADC 向け、高効率、LDO 不要電源リファレンス デザイン
データ コンバータの電気的性能は、電源電圧のクリーンさに依存します。リニア レギュレータ (LDO) は一般的に使用されますが、効率が低く電力損失が大きいため、携帯機器用途には適していません。
その代わりに、TPS62231 や TPS62237 などのスイッチ モード電源 (SMPS) を使用することで、コスト効率が高く効率的な電源ソリューションを実現できます。このようなソリューションは、12 ビット ADS540x ファミリの A/D コンバータ (ADC) の性能を低下させることなく、過剰な電力消費も抑えることができます。このテスト レポートでは、2 つの電源間の信号対雑音比 (SNR) (...)
TIDA-00074 — 広帯域 RF からデジタル複合レシーバ フィードバックへのシグナル チェーン
この設計は広帯域複レシーバのリファレンス デザインおよび評価プラットフォームであり、送信機のデジタル プリディストーション用フィードバック レシーバとしての使用に最適です。この評価基板の信号チェーンは、高中間周波数 (IF) のコンプレックス フィードバック アプリケーションに最適であり、複素復調器、TI の LMH6521 デュアル チャネル DVGA、および ADS5402 12 ビット 800MSPS デュアル チャネル ADC を搭載しています。オンボードのフィルタ部品を変更することで、信号チェーンをさまざまな周波数プランに対応するよう構成できます。評価基板には、オンボードの低ノイズ (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VSSOP (DGK) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。