ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

SN65LVDS301

アクティブ

プログラマブル 27 ビット・ディスプレイ・シリアル・インターフェイス・トランスミッタ

ご注文はこちら
データシート

SN65LVDS301

アクティブ
データシート ご注文はこちら

製品詳細

Function Serializer Protocols Channel-Link I Supply voltage (V) 1.8 Signaling rate (Mbps) 1755 Input signal CMOS Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Serializer Protocols Channel-Link I Supply voltage (V) 1.8 Signaling rate (Mbps) 1755 Input signal CMOS Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
NFBGA (ZXH) 80 25 mm² 5 x 5
  • FlatLink™3G シリアル・インターフェイス・テクノロジー
  • SN65LVDS302 などの FlatLink3G レシーバと互換性あり
  • 入力は 24 ビット RGB ビデオ・モード・インターフェイスをサポート
  • 24 ビット RGB データ、3 つの制御ビット、1 つのパリティ・ビット、および 1、2、または 3 つの差動ライン上で送信される 2 つの予約ビット
  • SubLVDS 差動電圧レベル
  • 最大 1755Mbps の実効データ・スループット
  • 消費電力を節約するための 3 つの動作モード
    • アクティブ・モード QVGA 17.4mW (標準値)
    • アクティブ・モード VGA 28.8mW (標準値)
    • シャットダウン・モード 0.5µA (標準値)
    • スタンバイ・モード 0.5µA (標準値)
  • バス・スワップにより PCB レイアウトの柔軟性を向上
  • 1.8V の電源電圧
  • ESD 定格 > 2kV (HBM)
  • 4MHz～65MHz のピクセル・クロック範囲
  • すべての CMOS 入力でのフェイルセーフ
  • パッケージ：80 ピン、5mm × 5mm nFBGA
  • 非常に低い EMI は SAE J1752/3 「M」 仕様に適合
  • FlatLink™3G シリアル・インターフェイス・テクノロジー
  • SN65LVDS302 などの FlatLink3G レシーバと互換性あり
  • 入力は 24 ビット RGB ビデオ・モード・インターフェイスをサポート
  • 24 ビット RGB データ、3 つの制御ビット、1 つのパリティ・ビット、および 1、2、または 3 つの差動ライン上で送信される 2 つの予約ビット
  • SubLVDS 差動電圧レベル
  • 最大 1755Mbps の実効データ・スループット
  • 消費電力を節約するための 3 つの動作モード
    • アクティブ・モード QVGA 17.4mW (標準値)
    • アクティブ・モード VGA 28.8mW (標準値)
    • シャットダウン・モード 0.5µA (標準値)
    • スタンバイ・モード 0.5µA (標準値)
  • バス・スワップにより PCB レイアウトの柔軟性を向上
  • 1.8V の電源電圧
  • ESD 定格 > 2kV (HBM)
  • 4MHz～65MHz のピクセル・クロック範囲
  • すべての CMOS 入力でのフェイルセーフ
  • パッケージ：80 ピン、5mm × 5mm nFBGA
  • 非常に低い EMI は SAE J1752/3 「M」 仕様に適合

SN65LVDS301 シリアライザ・デバイスは、27 のパラレル・データ入力を 1、2、または 3 つの SubLVDS (Sub-Low-Voltage Differential Signaling) シリアル出力に変換します。パラレル CMOS 入力インターフェイスから、24 のピクセル・ビットと 3 つの制御ビットを持つシフト・レジスタをロードします。27 のデータ・ビットに加えて、パリティ・ビットと 2 つの予約ビットが 30 ビットのデータ・ワードに追加されます。各ワードは、ピクセル・クロック (PCLK) によってデバイスにラッチされます。パリティ・ビット (奇数パリティ) により、レシーバはシングル・ビット・エラーを検出できます。シリアル・シフト・レジスタは、使用するシリアル・リンクの数に応じて、ピクセル・クロックのデータ・レートの 30 倍、15 倍、または 10 倍でアップロードされます。ピクセル・クロックのコピーは、別の差動出力に出力されます。

通常、FPC ケーブルは SN65LVDS301 とディスプレイを相互接続します。パラレル信号と比較して、LVDS301 の出力は相互接続の EMI を 20dB 以上大幅に低減します。デバイス自体の電磁放射は非常に低く、SAE J1752/3 「M」 仕様に適合しています。( を参照)

SN65LVDS301 は、-40℃～85℃の周囲温度での動作を特徴としています。すべての CMOS 入力にはフェイルセーフ機能があり、電源投入時の損傷から保護し、電源投入時にデバイス入力へ電流が流れるのを防ぎます。V DD が 0V～1.65V であれば、すべての CMOS 入力に最大 2.165V の入力電圧を印加できます。

SN65LVDS301 シリアライザ・デバイスは、27 のパラレル・データ入力を 1、2、または 3 つの SubLVDS (Sub-Low-Voltage Differential Signaling) シリアル出力に変換します。パラレル CMOS 入力インターフェイスから、24 のピクセル・ビットと 3 つの制御ビットを持つシフト・レジスタをロードします。27 のデータ・ビットに加えて、パリティ・ビットと 2 つの予約ビットが 30 ビットのデータ・ワードに追加されます。各ワードは、ピクセル・クロック (PCLK) によってデバイスにラッチされます。パリティ・ビット (奇数パリティ) により、レシーバはシングル・ビット・エラーを検出できます。シリアル・シフト・レジスタは、使用するシリアル・リンクの数に応じて、ピクセル・クロックのデータ・レートの 30 倍、15 倍、または 10 倍でアップロードされます。ピクセル・クロックのコピーは、別の差動出力に出力されます。

通常、FPC ケーブルは SN65LVDS301 とディスプレイを相互接続します。パラレル信号と比較して、LVDS301 の出力は相互接続の EMI を 20dB 以上大幅に低減します。デバイス自体の電磁放射は非常に低く、SAE J1752/3 「M」 仕様に適合しています。( を参照)

SN65LVDS301 は、-40℃～85℃の周囲温度での動作を特徴としています。すべての CMOS 入力にはフェイルセーフ機能があり、電源投入時の損傷から保護し、電源投入時にデバイス入力へ電流が流れるのを防ぎます。V DD が 0V～1.65V であれば、すべての CMOS 入力に最大 2.165V の入力電圧を印加できます。
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN65LVDS301 プログラマブル 27 ビット・パラレル / シリアル・トランスミッタ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2023年 5月 23日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
NFBGA (ZXH) 80 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ