SN65LVDS4
- Designed for Signaling Rates(1) up to:
- 500-Mbps Receiver
- Operates From a 1.8-V or 2.5-V Core Supply
- Available in 1.5-mm × 2-mm UQFN Package
- Bus-Terminal ESD Exceeds 2 kV (HBM)
- Low-Voltage Differential Signaling With Typical
Output Voltages of 350 mV Into a 100-Ω Load - Propagation Delay Times
- 2.1 ns Typical Receiver
- Power Dissipation at 250 MHz
- 40 mW Typical
- Requires External Failsafe
- Differential Input Voltage Threshold Less Than 50
mV - Can Provide Output Voltage Logic Level (3.3-V
LVTTL, 2.5-V LVCMOS, 1.8-V LVCMOS) Based
on External VDD Pin, Thus Eliminating External
LevelTranslation
The SN65LVDS4 is a single, low-voltage, differential line receiver in a small-outline UQFN package.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN65LVDS4 1.8-V High-Speed Differential Line Receiver データシート (Rev. A) | PDF | HTML | 2015/11/30 | ||
| アプリケーション概要 | Level Shift No More: Support Low Voltage I/O Signals into a FPGA, Processor, or ASIC (Rev. A) | PDF | HTML | 2024/08/15 | |||
| アプリケーション概要 | How to Use a 3.3-V LVDS Buffer as a Low-Voltage LVDS Driver | 2019/01/09 | ||||
| アプリケーション概要 | How to Support 1.8-V Signals Using a 3.3-V LVDS Driver/Receiver + Level-Shifter | 2018/12/28 | ||||
| アプリケーション概要 | LVDS to Improve EMC in Motor Drives | 2018/09/27 | ||||
| アプリケーション概要 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018/08/03 | ||||
| アプリケーション概要 | How to Terminate LVDS Connections with DC and AC Coupling | 2018/05/16 | ||||
| アプリケーション・ノート | TMDS Clock Detection Solution in HDMI Sink Applications | PDF | HTML | 2017/08/23 | |||
| 技術記事 | Get Connected: High-speed LVDS comparator | PDF | HTML | 2015/06/03 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DDC2256AEVM — DDC2256A 256 チャネル、電流入力 A/D コンバータの評価基板
DDC2256AEVM 評価基板 (EVM) は、256 チャネル電流入力型 24 ビット A/D コンバータ (ADC) である DDC2256A の評価キットです。この評価基板キットは DUT ボードとキャプチャ ボードで構成されており、2 個の DDC2256A デバイス、デバイス通信/構成用 FPGA、36MB の一時データ ストレージ用メモリ、PC 接続用の USB インターフェイスが搭載されています。この評価基板 (EVM) は、必要なすべての制御信号とオンボードの電力生成機能を搭載しているため、必要な外部機器が大幅に少なくなります。最後に、評価システムには、Microsoft® (...)
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
リファレンス・デザイン
TIDA-00732 — 最大の SNR とサンプリング レートを実現する、18 ビット、2Msps の絶縁型データ アクイジションのリファレンス デザイン
この「最大 SNR / サンプリング レートを実現する 18 ビット、2Msps 絶縁型データ アクイジションのリファレンス デザイン」は、絶縁型データ アクイジション システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
- デジタル アイソレータに起因する伝搬遅延を最小化し、サンプリング レートを最大化
- デジタル アイソレータに起因する ADC サンプリング クロック ジッタを効率的に軽減し、高周波 AC シグナル チェーンの性能（SNR）を最大化
リファレンス・デザイン
TIDA-00822 — 16 ビット 1GSPS デジタイザ、リファレンス デザイン、AC/DC 結合可変ゲイン アンプ付
このリファレンス デザインは、デジタル可変ゲイン高速アンプである LMH6401 を使用しており、高速 A/D コンバータ (ADC) ADS54J60 デバイスの駆動法と、その性能の理解を可能にします。さまざまなアプリケーションの要件を満たすため、同相電圧、電源、インターフェイスのさまざまなオプションについて、AC 結合、DC 結合なども含めて説明・測定します。
リファレンス・デザイン
TIDA-00823 — AC/DC 結合固定ゲイン アンプ付き 16 ビット 1GSPS デジタイザのリファレンス デザイン
このリファレンス デザインでは、高速 A/D コンバータ (ADC) である ADS54J60 デバイスを駆動する超広帯域の固定ゲイン高速アンプ LMH3401 の使用方法と性能を紹介します。さまざまなアプリケーションの要件を満たすため、同相電圧、電源、インターフェイスのさまざまなオプションについて、AC 結合、DC 結合なども含めて説明・測定します。
リファレンス・デザイン
TIDA-01037 — アイソレータの最適化によって SNR とサンプルレートを最大化する、20 ビット、1MSPS のデータ収集リファレンスデザイン
TIDA-01037 は 20 ビット、1MSPS の絶縁型アナログ入力データ アクイジションのリファレンス デザインです。2 個の異なるアイソレータ デバイスを使用し、シグナル チェーンの SNR とサンプル レート性能を最大化します。ADC サンプリング クロックなど低ジッタを必要とする信号の場合は TI の ISO73xx 低ジッタ デバイス ファミリが使用されますが、TI の高速 ISO78xx デバイス ファミリは、データ サンプル レートを最大化するために使用されます。これら 2 つのアイソレータ ソリューションを組み合わせることで、絶縁境界上のサンプル クロック (...)
リファレンス・デザイン
TIDA-01378 — アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス デザイン
このリファレンス デザインは、LMH2832 デジタル制御可変ゲイン アンプ (DVGA) と ADS54J40 アナログ - デジタル コンバータ (ADC) を使用した広帯域レシーバ アプリケーション用のアナログ フロントエンド (AFE) 信号チェーンで構成されています。このデザインは主に、ケーブル モデム終端システム (CMTS) 用に指定されたアップストリーム DOCSIS 3.1 受信アプリケーションを対象としており、最大 196MHz のアップストリーム信号帯域幅をサポートしています。この回路は、DOCSIS 3.1 (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| UQFN (RSE) | 10 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。