ホーム マイコン (MCU) / プロセッサ デジタル信号プロセッサ (DSP)
ホーム
マイコン (MCU) / プロセッサ
デジタル信号プロセッサ (DSP)

TMS320C40

新規設計での使用を推奨しません

デジタル・シグナル・プロセッサ

ご注文はこちら
データシート
TMS320C40 は新規設計での使用を推奨しません
従来の設計をサポートできるようにこの製品は引き続き生産中ですが、TI はこの製品を新規の設計には推奨しません。以下の代替品のいずれかをご検討ください。
open-in-new 代替品と比較
比較対象デバイスと類似の機能
TMS320C6747 アクティブ 低消費電力 C674x 浮動小数点 DSP - 456MHz、PBGA 封止 This product is a newer generation of floating point DSPs with higher performance & improved connectivity options.

TMS320C40

新規設計での使用を推奨しません
データシート ご注文はこちら

製品詳細

DSP (max) (MHz) 50, 60 Rating Military Operating temperature range (°C) to
DSP (max) (MHz) 50, 60 Rating Military Operating temperature range (°C) to
CPGA (GF) 325 2232.5625 mm² 47.25 x 47.25
  • Highest Performance Floating-Point Digital Signal Processor (DSP)
    • '320C40-60:
      33-ns Instruction Cycle Time,
      330 MOPS, 60 MFLOPS,
      30 MIPS, 384M Bytes/s
    • '320C40-50:
      40-ns Instruction Cycle Time
    • '320C40-40:
      50-ns Instruction Cycle Time
  • Six Communications Ports
  • Six-Channel Direct Memory Access (DMA) Coprocessor
  • Single-Cycle Conversion to and From IEEE-754 Floating-Point Format
  • Single Cycle, 1/x, 1/
  • Source-Code Compatible With TMS320C3x
  • Single-Cycle 40-Bit Floating-Point,
    32-Bit Integer Multipliers
  • Twelve 40-Bit Registers, Eight Auxiliary Registers, 14 Control Registers, and Two Timers
  • IEEE 1149.1 (JTAG) Boundary Scan Compatible
  • Two Identical External Data and Address Buses Supporting Shared Memory Systems and High Data-Rate, Single-Cycle Transfers:
    • High Port-Data Rate of 120M Bytes/s ('C40-60) (Each Bus)
    • 16G-Byte Continuous Program/Data/Peripheral Address Space
    • Memory-Access Request for Fast, Intelligent Bus Arbitration
    • Separate Address-Bus, Data-Bus, and Control-Enable Pins
    • Four Sets of Memory-Control Signals Support Different Speed Memories in Hardware
  • 325-Pin Ceramic Grid Array (GF Suffix)
  • Fabricated Using 0.72-um Enhanced Performance Implanted CMOS (EPICTM) Technology by Texas Instruments (TITM)
  • Software-Communication-Port Reset
  • NMI\ With Bus-Grant Feature
  • Separate Internal Program, Data, and DMA Coprocessor Buses for Support of Massive Concurrent Input/Output (I/O) of Program and Data Throughput, Maximizing Sustained Central Processing Unit (CPU) Performance
  • On-Chip Program Cache and Dual-Access/Single-Cycle RAM for Increased Memory-Access Performance
    • 512-Byte Instruction Cache
    • 8K Bytes of Single-Cycle Dual-Access Program or Data RAM
    • ROM-Based Boot Loader Supports Program Bootup Using 8-, 16-, or 32-Bit Memories or One of the Communication Ports
  • IDLE2 Clock-Stop Power-Down Mode
  • 5-V Operation

    IEEE Standard 1149.1-1990 Standard Test-Access Port and Boundary-Scan Architecture
    EPIC and TI are trademarks of Texas Instruments Incorporated.
  • Highest Performance Floating-Point Digital Signal Processor (DSP)
    • '320C40-60:
      33-ns Instruction Cycle Time,
      330 MOPS, 60 MFLOPS,
      30 MIPS, 384M Bytes/s
    • '320C40-50:
      40-ns Instruction Cycle Time
    • '320C40-40:
      50-ns Instruction Cycle Time
  • Six Communications Ports
  • Six-Channel Direct Memory Access (DMA) Coprocessor
  • Single-Cycle Conversion to and From IEEE-754 Floating-Point Format
  • Single Cycle, 1/x, 1/
  • Source-Code Compatible With TMS320C3x
  • Single-Cycle 40-Bit Floating-Point,
    32-Bit Integer Multipliers
  • Twelve 40-Bit Registers, Eight Auxiliary Registers, 14 Control Registers, and Two Timers
  • IEEE 1149.1 (JTAG) Boundary Scan Compatible
  • Two Identical External Data and Address Buses Supporting Shared Memory Systems and High Data-Rate, Single-Cycle Transfers:
    • High Port-Data Rate of 120M Bytes/s ('C40-60) (Each Bus)
    • 16G-Byte Continuous Program/Data/Peripheral Address Space
    • Memory-Access Request for Fast, Intelligent Bus Arbitration
    • Separate Address-Bus, Data-Bus, and Control-Enable Pins
    • Four Sets of Memory-Control Signals Support Different Speed Memories in Hardware
  • 325-Pin Ceramic Grid Array (GF Suffix)
  • Fabricated Using 0.72-um Enhanced Performance Implanted CMOS (EPICTM) Technology by Texas Instruments (TITM)
  • Software-Communication-Port Reset
  • NMI\ With Bus-Grant Feature
  • Separate Internal Program, Data, and DMA Coprocessor Buses for Support of Massive Concurrent Input/Output (I/O) of Program and Data Throughput, Maximizing Sustained Central Processing Unit (CPU) Performance
  • On-Chip Program Cache and Dual-Access/Single-Cycle RAM for Increased Memory-Access Performance
    • 512-Byte Instruction Cache
    • 8K Bytes of Single-Cycle Dual-Access Program or Data RAM
    • ROM-Based Boot Loader Supports Program Bootup Using 8-, 16-, or 32-Bit Memories or One of the Communication Ports
  • IDLE2 Clock-Stop Power-Down Mode
  • 5-V Operation

    IEEE Standard 1149.1-1990 Standard Test-Access Port and Boundary-Scan Architecture
    EPIC and TI are trademarks of Texas Instruments Incorporated.

The '320C40 digital signal processors (DSPs) are 32-bit, floating-point processors manufactured in 0.72-um, double-level metal CMOS technology. The '320C40 is a part of the fourth generation of DSPs from Texas Instruments and is designed primarily for parallel processing.

The '320C40 digital signal processors (DSPs) are 32-bit, floating-point processors manufactured in 0.72-um, double-level metal CMOS technology. The '320C40 is a part of the fourth generation of DSPs from Texas Instruments and is designed primarily for parallel processing.
open-in-new その他の デジタル信号プロセッサ (DSP) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
33 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Digital Signal Processor データシート 1996年 1月 1日
アプリケーション・ノート 320C3x, 320C4x, and 320MCM42x Power-Up Sensitivity at Cold Temperatures (Rev. D) 2004年 8月 6日
ユーザー・ガイド TMS320C3x/C4x Assembly Language Tools User's Guide (Rev. D) 1998年 4月 16日
ユーザー・ガイド TMS320C3x/C4x Optimizing C Compiler User's Guide (Rev. H) 1998年 4月 14日
アプリケーション・ノート Implementing Continuously Programmable Digital Filters w/ TMS320C30/40 DSP (Rev. A) 1997年 8月 1日
アプリケーション・ノート Predator: A Posture Tracking System 1997年 8月 1日
アプリケーション・ノート A Hardware Monitor Using TMS320C40 Analysis Module & JTAG for Perf Measurements 1997年 7月 1日
アプリケーション・ノート Creating an Interactive Simulation Environment Using TMS320C40 Multi-DSP System 1997年 7月 1日
アプリケーション・ノート Digital Monopulse Doppler Radar and DSP Teaching 1997年 7月 1日
アプリケーション・ノート EDRAM Controller for the 60MHz TMS320C40 DSP 1997年 7月 1日
アプリケーション・ノート Implementing a Digital Tracker for Monopulse Radar Using the TMS320C40 DSP 1997年 7月 1日
アプリケーション・ノート Implementing a Real-Time Application on a TMS320C40 Multi-DSP 1997年 7月 1日
アプリケーション・ノート A Novel Way of Using TMS320C40 Cache 1997年 6月 1日
アプリケーション・ノート A Simple Way to Terminate Unused TMS320C40 Comm Ports 1997年 6月 1日
アプリケーション・ノート Designing With TMS320C40 Comm Ports: Part 1 1997年 6月 1日
アプリケーション・ノート Fast Logarithms on a Floating-Point Device 1997年 6月 1日
アプリケーション・ノート TMS320C40 Boot Loader Selection 1997年 6月 1日
アプリケーション・ノート TMS320C40 DMA Memory Transfer Timing 1997年 6月 1日
アプリケーション・ノート TMS320C40 Emulator TIPs 1997年 6月 1日
アプリケーション・ノート Video Restoration on a Multiple TMS320C40 System 1996年 11月 1日
アプリケーション・ノート Design of Active Noise Control Systems With the TMS320 Family 1996年 6月 1日
ユーザー・ガイド JTAG/MPSD Emulation Technical Reference (Rev. A) 1994年 12月 1日
アプリケーション・ノート Setting Up TMS320 DSP Interrupts in 'C' 1994年 11月 1日
ユーザー・ガイド TMS320C4x Parallel Runtime Support Library User's Guide (Rev. A) 1994年 10月 1日
ユーザー・ガイド TMS320C4x Parallel Processing Development System Technical Reference (Rev. A) 1994年 4月 8日
アプリケーション・ノート Parallel 2-D FFT Implementation With TMS320C4x DSPs (Rev. A) 1994年 2月 1日
アプリケーション・ノート Parallel Digital Signal Processing With the TMS320C40 1994年 2月 1日
アプリケーション・ノート Parallel Processing With TMS320C4x 1994年 2月 1日
アプリケーション・ノート Prototyping the TI TMS320C40 to the Cypress VIC068/VAC068 VME Interface 1994年 2月 1日
アプリケーション・ノート Transmission of Still and Moving Images Over Narrowband Channels 1994年 2月 1日
アプリケーション・ノート Calculation of TMS320C40 Power Dissipation 1993年 11月 1日
ユーザー・ガイド Parallel Debug Mgr Addendum to TMS320C4x & TMS320C5x C Source Debugger UGs 1993年 4月 1日
ユーザー・ガイド TMS320C4x C Source Debugger User's Guide 1992年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

サポート・ソフトウェア

TMDS3240130SP2 — Download TMS320C3x/C4x Code Composer v4.1 Service Pack 2

Additional Information


Code Composer v4 was the last release of the Code Composer IDE that supported older digital signal processors such as TMS320C3x/4x and TMS320C2x/C5x.  There were different versions for these families. These products are no longer available for purchase or download. (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
デジタル信号プロセッサ (DSP)
TMS320C40 — デジタル・シグナル・プロセッサ
ダウンロード
シミュレーション・モデル

C40 GFL BSDL Model

SPRM168.ZIP (6 KB) - BSDL Model
ダウンロード
設計ツール

PROCESSORS-3P-SEARCH — Arm® ベースの MPU、Arm ベースのマイコン、DSP に対応するサードパーティ各社を検索するためのツール

TI は複数の企業と提携し、TI の各種プロセッサを使用した幅広いソフトウェア、ツール、SOM (システム・オン・モジュール) を提供する方法で、量産までの開発期間短縮を支援しています。この検索ツールをダウンロードすると、サード・パーティーの各種ソリューションを手早く参照し、お客様のニーズに適したサード・パーティーを見つけることができます。掲載されている各種ソフトウェア、ツール、モジュールの製造と管理を実施しているのは、TI (テキサス・インスツルメンツ) ではなく独立系サード・パーティー各社です。

検索ツールは、製品の種類別に以下の分類を採用しています。

  • ツールに該当するのは、IDE (...)
ダウンロード
パッケージ ピン数 ダウンロード
CPGA (GF) 325 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ