LMK1D1204
- High-performance LVDS clock buffer family with 2 inputs and 4 (2:4) or 8 (2:8) outputs.
- Output frequency up to 2GHz.
- Supply voltage: 1.71V to 3.465V
- Low additive jitter: < maximum 60fs RMS in 12kHz to 20MHz at 156.25MHz
-
Very low phase noise floor: –164dBc/Hz (typical)
-
-
Very low propagation delay: < 575ps maximum
-
Output skew: 20ps maximum
- Universal inputs accept LVDS, LVPECL, LVCMOS, LP-HCSL, HCSL and CML inputs
- LVDS reference voltage, VAC_REF, available for capacitive-coupled inputs
- Industrial temperature range: –40°C to 105°C
- Packages available:
-
LMK1D1204: 3mm × 3mm, 16-pin VQFN (RGT)
-
LMK1D1208: 5mm × 5mm, 28-pin VQFN (RHD)
-
The LMK1D120x clock buffer distributes one of two selectable clock inputs (IN0 and IN1) to 4 or 8 pairs of differential LVDS clock outputs (OUT0 through OUT7) with minimum skew for clock distribution. The LMK1D12xx family can accept two clock sources into an input multiplexer. The inputs can either be LVDS, LVPECL, LP-HCSL, HCSL, CML or LVCMOS.
The LMK1D12xx is specifically designed for driving 50Ω transmission lines. In case of driving the inputs in single-ended mode, the appropriate bias voltage as shown in Figure 8-6 must be applied to the unused negative input pin.
The IN_SEL pin selects the input which is routed to the outputs. If this pin is left open, the pin disables the outputs (logic low). The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.
The device operates in 1.8V or 2.5V or 3.3V supply environment and is characterized from –40°C to 105°C (ambient temperature). The LMK1D12xx package variant is shown in the table below:
관심 가지실만한 유사 제품
다른 핀 출력을 지원하지만 비교 대상 장치와 동일한 기능.
비교 대상 장치와 유사한 기능.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | LMK1D120x Low Additive Jitter LVDS Buffer datasheet (Rev. C) | PDF | HTML | 2026. 2. 27 | ||
| 애플리케이션 노트 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024. 9. 3 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK1D1208EVM — LMK1D1208 저지터 2:8 LVDS 팬 아웃 버퍼용 평가 모듈
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.