LMX2615-SP
Radiation-hardened, QML-V, 40MHz to 15GHz synthesizer with synchronization and JESD204B support
LMX2615-SP
- Radiation specifications:
- Single event latch-up >120MeV-cm2/mg
- Total ionizing dose to 100krad(Si)
- SMD 5962R1723601VXC
- 40MHz to 15.2GHz output frequency
- –110dBc/Hz phase noise at 100kHz offset with 15GHz carrier
- 45fs RMS jitter at 8GHz (100Hz to 100MHz)
- Programmable output power
- PLL key specifications:
- Figure of merit: –236dBc/Hz
- Normalized 1/f noise: –129dBc/Hz
- Up to 200MHz phase detector frequency
- Synchronization of output phase across multiple devices
- Support for SYSREF with programmable delay
- 3.3V single power supply operation
- 71 pre-selected pin modes
- 11 × 11mm² 64-lead CQFP ceramic package
- Operating temperature range: –55°C to +125°C
The LMX2615-SP is a high performance wideband phase-locked loop (PLL) with integrated voltage controlled oscillator (VCO) and voltage regulators that can output any frequency from 40MHz and 15.2GHz without a doubler, which eliminates the need for ½ harmonic filters. The VCO on this device covers an entire octave so the frequency coverage is complete down to 40MHz. The high performance PLL with a figure of merit of –236dBc/Hz and high phase detector frequency can attain very low in-band noise and integrated jitter.
The LMX2615-SP allows users to synchronize the output of multiple instances of the device. This means that deterministic phase can be obtained from a device in any use case including the one with fractional engine or output divider enabled. The device also adds support for either generating or repeating SYSREF (compliant to JESD204B standard), making the device designed low-noise clock source for high-speed data converters.
관심 가지실만한 유사 제품
비교 대상 장치와 유사한 기능.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMX2615EVM-CVAL — 항공우주 등급 신시사이저 평가 모듈
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
TIDA-010191 — 우주 등급 다중 채널 JESD204B 15GHz 레이더용 클로킹 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| CFP (HBD) | 64 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.