홈 인터페이스 LVDS, M-LVDS 및 PECL IC
홈
인터페이스
LVDS, M-LVDS 및 PECL IC

SN65EPT21

활성

3.3V ECL 차동 리시버

지금 주문하기
데이터 시트

SN65EPT21

활성
데이터 시트 지금 주문하기

제품 상세 정보

Function Receiver, Translator Protocols LVDS, PECL Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 600 Input signal LVDS, PECL Output signal TTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Receiver, Translator Protocols LVDS, PECL Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 600 Input signal LVDS, PECL Output signal TTL Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm) VSSOP (DGK) 8 14.7 mm² (3 mm × 4.9 mm)
  • 1 ns Propagation Delay
  • Fmax > 300MHz
  • Operating Range: VCC = 3.0 V to 3.6 V with GND = 0 V
  • 24-mA TTL Output
  • Built-In Temperature Compensation
  • Drop-In Compatible to the MC10EPT21, MC100EPT21
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data
  • 1 ns Propagation Delay
  • Fmax > 300MHz
  • Operating Range: VCC = 3.0 V to 3.6 V with GND = 0 V
  • 24-mA TTL Output
  • Built-In Temperature Compensation
  • Drop-In Compatible to the MC10EPT21, MC100EPT21
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data

The SN65EPT21 is a differential PECL-to-TTL translator. It operates on +3.3 V supply and ground only. The device includes circuitry to maintain inputs at Vcc/2 when left open.

The VBB pin is a reference voltage output for the device. When the device is used in single-ended mode, the unused input should be tied to VBB. This reference voltage can also be used to bias the input when it is ac coupled. When it is used, place a 0.01µF decoupling capacitor between VCC and VBB. Also limit the sink/source current to < 0.5 mA to VBB. Leave VBB open when it is not used.

The SN65EPT21 is housed in an industry standard SOIC-8 package and is also available in an optional TSSOP-8 package.

The SN65EPT21 is a differential PECL-to-TTL translator. It operates on +3.3 V supply and ground only. The device includes circuitry to maintain inputs at Vcc/2 when left open.

The VBB pin is a reference voltage output for the device. When the device is used in single-ended mode, the unused input should be tied to VBB. This reference voltage can also be used to bias the input when it is ac coupled. When it is used, place a 0.01µF decoupling capacitor between VCC and VBB. Also limit the sink/source current to < 0.5 mA to VBB. Leave VBB open when it is not used.

The SN65EPT21 is housed in an industry standard SOIC-8 package and is also available in an optional TSSOP-8 package.
filter 기타 LVDS, M-LVDS 및 PECL IC 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 유사한 기능.
SN65EPT23 활성 3.3V ECL 차동 리시버 Higher channel count (2R)

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 3.3V ECL Differential Receiver datasheet 2009. 2. 10
애플리케이션 노트 AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 2007. 10. 17

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

SN65EPT21 IBIS Model

SLLM145.ZIP (16 KB) - IBIS 모델
지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
SOIC (D) 8 Ultra Librarian
VSSOP (DGK) 8 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상