CDCM6208
- Superior Performance With Low
Power:
- Low Noise Synthesizer (265 fs-rms Typical Jitter) or Low Noise Jitter Cleaner (1.6 ps-rms Typical Jitter)
- 0.5-W Typical Power Consumption
- High Channel-to-Channel Isolation and Excellent PSRR
- Device Performance Customizable Through Flexible 1.8-V, 2.5-V and 3.3-V Power Supplies, Allowing Mixed Output Voltages
- Flexible Frequency
Planning:
- 4x Integer Down-Divided Differential Clock Outputs Supporting LVPECL-Like, CML, or LVDS-Like Signaling
- 4x Fractional or Integer Divided Differential Clock Outputs Supporting HCSL, LVDS-Like Signaling, or Eight CMOS Outputs
- Fractional Output Divider Achieve 0 ppm to < 1 ppm Frequency Error and Eliminates Need for Crystal Oscillators and Other Clock Generators
- Output Frequencies up to 800 MHz
- Two Differential Inputs, XTAL Support, Ability for Smart Switching
- SPI, I2C, and Pin Programmable
- Professional User GUI for Quick Design Turnaround
- 7 × 7 mm 48-VQFN package (RGZ)
- –40°C to 85°C Temperature Range
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight low jitter clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, LVPECL, LVDS, or LVCMOS signals for a variety of wireless infrastructure baseband, Small Cells, wireline data communication, computing, low power medical imaging and portable test and measurement applications. The CDCM6208 also features an innovative fractional divider architecture for four of its outputs that can generate any frequency with better than 1ppm frequency accuracy. The CDCM6208 can be easily configured through I2C or SPI programming interface and in the absence of serial interface, pin mode is also available that can set the device in 1 of 32 distinct pre-programmed configurations using control pins.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | CDCM6208 2:8 Clock Generator, Jitter Cleaner With Fractional Dividers datasheet (Rev. G) | PDF | HTML | 2018/1/9 | ||
| 應用說明 | How to measure Total Jitter (TJ) (Rev. B) | 2017/8/8 | ||||
| 技術文章 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016/5/17 | |||
| 應用說明 | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014/6/18 | ||||
| 應用說明 | Driving the TLK10002 10Gpbs SERDES with the CDCM6208 Clock Generator | 2012/12/14 | ||||
| 應用說明 | A Step by Step Guide on Using the MSP430 as a Bootloader for the CDCM6208VxEVM (Rev. A) | 2012/12/4 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
CDCM6208V1EVM — CDCM6208V1 評估模組
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, (...)
CDCM6208V2EVM — CDCM6208V2 評估模組
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, (...)
EVMK2GX — 66AK2Gx 1GHz 評估模組
EVMK2GX（亦稱為「K2G」）1GHz 評估模組 (EVM) 可讓開發人員立即開始評估 66AK2Gx 處理器系列，並加快音訊、工業馬達控制、智慧電網保護和其他高可靠性，即時運算密集應用的開發速度。66AK2Gx 與現有的 KeyStone 式 SoC 裝置類似，可讓 DSP 與 Arm® 核心控制系統中的所有記憶體和週邊設備。此架構有助於實現最大軟體彈性以及以 DSP 或 Arm 為中心的系統設計。
此 EVM 受 Linux 和 TI-RTOS 作業系統的處理器 SDK 支援，並具備 USB、PCIe 與 Gigabit 乙太網路等關鍵週邊設備。它包括電路板管理控制器、SD (...)
TIDA-00234 — 適用於具有兩個或多個 SFP+ 光學連接埠之系統的雙通道 XAUI 到 SFI 參考設計
TIDA-00269 — Gigabit 乙太網路鏈路聚合器參考設計
吉位元乙太網路鏈路聚合器參考設計採用 TLK10081 裝置，該裝置是一種多速率鏈路聚合器，用於高速雙向點對點資料傳輸系統，透過將低速串列鏈路多工為高速串列鏈路來減少實體鏈路的數量。此參考設計可協助客戶減少需要在應用程式中實作和管理的串列鏈路數量。TLK10081 使客戶能夠聚合和去聚合包括原始資料類型在內所有類型的多個串列鏈路。此外，CDCM6208 裝置也是一大特色，可在沒有可用時鐘（或時鐘不符合系統抖動要求）的客戶系統中，為 TLK10081 提供超低抖動時脈輸入。通道 A 的高速訊號已路由至 SFP+ 模組，可在實作光纖配置的系統中輕鬆評估。通道 B 的高速訊號已路由至邊緣啟動 (...)
TIDA-00309 — DisplayPort 視訊 4:1 聚合參考設計
TIDA-00352 — SDI 視訊聚合參考設計
此經驗證的參考設計是完整的四通道 SDI 聚合與去聚合解決方案。一個 TLK10022 用於將四個同步 HD-SDI 源聚合到一個 5.94Gbps 串列鏈路中。序列資料透過銅纜或光纖傳輸，其中第二個 TLK10022 用於去聚合並無縫地重新顯示原始視訊內容。
TIDEP0067 — 66AK2Gx DSP + ARM 處理器電源解決方案參考設計
TIDEP0068 — 適用於 K2G 通用 EVM (GP EVM) 的 PCI-Express PCB 設計注意事項參考設計
PCI-Express 提供低接腳數、高可靠度與高速傳輸功能，資料傳輸速率每通道每方向可達 5.0 Gbps，且 TI 66AK2Gx DSP + ARM 處理器系統單晶片 (SoC) 內含 PCIe 模組。 本 PCIe 印刷電路板設計考量參考設計，透過提供 66AK2Gx 處理器 SoC 中 PCIe 部分的最佳化 PCB 實踐，協助開發人員優化印刷電路板 (PCB) 設計。 此舉進而讓開發人員能在第一次 PCB 實作中即達成所需的 PCIe 訊號效能，快速專注於以 K2G 處理器為基礎的應用開發與測試。 66AK2Gx 通用評估 EVM (EVMK2G) (...)
TIDEP0069 — 66AK2Gx DSP + ARM 處理器音訊處理參考設計
TIDEP0070 — 用於在 66AK2Gx 系統中提高記憶體可靠性的 DDR ECC 參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。