LP2995

現行

DDR 終端穩壓器

產品詳細資料

Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 Product type DDR DDR memory type DDR
Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 Product type DDR DDR memory type DDR
HSOIC (DDA) 8 29.4 mm² 4.9 x 6 SOIC (D) 8 29.4 mm² 4.9 x 6 WQFN (NHP) 16 16 mm² 4 x 4
  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
引腳對引腳且具備與所比較裝置相同的功能
LP2996-N 現行 適用 DDR2 且具關閉接腳的 1.5A DDR 終端穩壓器 Increased output current capability.

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 5
類型 標題 日期
* Data sheet LP2995 DDR Termination Regulator datasheet (Rev. M) 2013年 3月 19日
Application note Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
EVM User's guide AN-1241 LP2995 Evaluation Board (Rev. B) 2013年 5月 7日
Application note AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 2013年 5月 6日
Application note DDR-SDRAM Termination Simplified Using A Linear Regulator 2002年 7月 23日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

模擬型號

LP2995 PSpice Transient Model

SNVMAH6.ZIP (71 KB) - PSpice Model
模擬型號

LP2995 Unencrypted PSpice Transient Model

SNVMAH5.ZIP (4 KB) - PSpice Model
參考設計

TIDA-010011 — 用於保護繼電器處理器模組的高效電源供應架構參考設計

此參考設計展示各種電源架構,可為需要 >1A 負載電流和高效率的應用處理器模組產生多重電壓軌。所需的電源是使用來自背板的 5、12 或 24-V DC 輸入所產生。電源供應器是使用配備整合式 FET 的 DC-DC 轉換器,以及具尺寸整合式電感器的電源模組所產生。此設計採用 HotRod™ 封裝類型,適合需要低 EMI 的應用。此外也最適合設計時間有限的應用。其他功能包括 DDR 終端穩壓器、輸入電源 OR-ing、電壓序列、用於過載保護的 eFuse,以及電壓和負載電流監控。此設計可搭配處理器、數位訊號處理器以及現場可編程邏輯閘陣列使用。已通過輻射發射測試,符合 A 類和 B 要求的 (...)
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
WQFN (NHP) 16 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片