首頁 邏輯元件和電壓轉換 緩衝器、驅動器和收發器 非反相緩衝器和驅動器
首頁
邏輯元件和電壓轉換
緩衝器、驅動器和收發器
非反相緩衝器和驅動器

SN74LVC2G34

現行

2 通道 1.65-V 至 5.5-V 緩衝器

立即訂購
產品規格表

SN74LVC2G34

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 6 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • Available in the Texas Instruments NanoFree Package
  • Supports 5.5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Maximum tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Maximum of 5.5 V Down to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

All trademarks are the property of their respective owners.

  • Available in the Texas Instruments NanoFree Package
  • Supports 5.5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Maximum tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Maximum of 5.5 V Down to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

All trademarks are the property of their respective owners.

The SN74LVC2G34 device is a dual buffer gate designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G34 device performs the Boolean function Y = A in positive logic.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The SN74LVC2G34 device is a dual buffer gate designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G34 device performs the Boolean function Y = A in positive logic.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 尋找其它 非反相緩衝器和驅動器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 27
重要文件 類型 標題 格式選項 日期
* Data sheet SN74LVC2G34 Dual Buffer Gate datasheet (Rev. J) PDF | HTML 2015年 10月 30日
Selection guide Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
模擬型號

HSPICE MODEL OF SN74LVC2G34

SCEJ194.ZIP (87 KB) - HSpice Model
下載
模擬型號

SN74LVC2G34 Behavioral SPICE Model

SCEM610.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74LVC2G34 IBIS Model (Rev. B)

SCEM255B.ZIP (45 KB) - IBIS Model
下載
參考設計

TIDA-010054 — 適合於 Level 3 電動車充電站的雙向有源電橋參考設計

此參考設計提供單相雙主動橋式 (DAB) DC/DC 轉換器實作概覽。DAB 拓撲結構提供軟切換通訊、減少裝置數量與高效率等優勢。此設計的優勢在於功率密度、成本、重量、電隔離、高電壓轉換比與可靠性，這些都是關鍵要素，因此非常適合應用於 EV 充電站和儲能。DAB 中的模組化與對稱架構可堆疊轉換器，達到高功率傳輸速率，並有利於雙向運作模式來支援電池充電與放電應用。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010090 — 4 通道、50A 數位控制電池芯測試器參考設計

此參考設計說明使用 C2000™ 即時微控制器 (MCU) 和精密類比數位轉換器 (ADC) ADS8588S，以控制雙向降壓轉換器功率級電流與電壓的方式。此設計使用 C2000 MCU 的高解析度脈衝寬度調變 (PWM) 產生周邊設備，實現低於 ±10mA 的電流穩壓錯誤及 ±1mV 的電壓穩壓錯誤。
Design guide: PDF
參考設計

TIDA-00420 — ADC 架構、數位隔離、廣泛輸入、16 通道、AC/DC 二進位輸入參考設計

此參考設計展現具強化型隔離的成本最佳化、可擴充 ADC 架構 AC/DC 二進位輸入模組 (BIM) 架構。10 位元或 12 位元 SAR ADC 的 16 通道，用於感測多個二進位輸入。運算放大器除了維持低每頻道成本外，也可為各輸入提供最佳訊號調節。數位隔離器 (基本型或強化型) 可用於隔離主機 MCU 或處理器。提供可測量溫度，濕度和磁場以進行診斷的設備。具可配置輸出的強化型隔離 DC/DC 電源供應器，可提供二進位模組所需的電源。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010065 — 基於高效、低排放、隔離式 DC/DC 轉換器的類比輸入模組參考設計

此參考設計為一簡化架構，可產生隔離式電源供應，適用於測量隔離電壓與電流的隔離式放大器。具 5-V 輸入之強化隔離操作的完全整合式 DC/DC 轉換器，並具備可設定 5-V 或 5.4-V 輸出 (適用於低壓降穩壓器 (LDO) 的空餘空間) 可產生隔離電源。介接至 ±50-mV 輸入範圍隔離放大器，且配置爲通道隔離輸入的分流，可測量電流。連接至 ±250-mV 或 ±12-V 輸入範圍隔離放大器，且配置爲群組隔離輸入的潛在分頻器，可測量電壓。隔離放大器介面直接輸出至 24 位元 ΔΣ 類比轉數位轉換器 (ADC)，或使用增益放大器擴展至 ±10 V，並連接至 16 位元 SAR ADC (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00653 — 適用於電池充電應用的非隔離式雙向轉換器參考設計

TIDA-00653 是一款適用於 48V 電池應用的非隔離式 48V 至 12V 雙向轉換器參考設計，採用 UCD3138 數位電源控制器實現。此設計具備靈活性，可在 ZVS（零電壓切換）轉換模式下運作以優化輕載效率，或採用硬切換拓撲以簡化系統設計。此雙向轉換器具備自動相位關斷、輕載偏移與自適應死區時間最佳化功能，可實現高於 96% 的綜合效率提升。由於效率顯著提升，熱損耗減少，因此在車用應用中無需風冷或液冷。此外，藉由 UCD3138 的高控制頻率與硬體式狀態機控制能力，使得整體設計體積更小，同時釋放系統 CPU 處理其他功能，例如電池管理。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010055 — 非隔離電源架構，具有用於保護繼電器模組的診斷參考設計

此參考設計展示適用保護繼電器的非隔離式電源供應架構，具備由 5-、12- 或 24-V DC輸入所產生的類比輸入/輸出和通訊模組。為了產生電源供應，此設計使用配備整合式 FET 的 DC/DC 轉換器、配備整合式電感器的電源模組以適用於尺寸和設計時間受限的應用、一款 HotRod™ 封裝類型以利需要低 EMI 和低漣波線性穩壓器 (LDO) 之應用。保護包括用於輸入瞬態保護的平壓箝 TVS、用於過載保護的可配置負載電流，以及用於輸入反接保護的理想二極體控制器。其他功能包括自動切換電源多工器、類比溫度感測器、輸入正常指示、「無負載」偵測以及和電壓監控器。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010011 — 用於保護繼電器處理器模組的高效電源供應架構參考設計

此參考設計展示各種電源架構，可為需要 >1A 負載電流和高效率的應用處理器模組產生多重電壓軌。所需的電源是使用來自背板的 5、12 或 24-V DC 輸入所產生。電源供應器是使用配備整合式 FET 的 DC-DC 轉換器，以及具尺寸整合式電感器的電源模組所產生。此設計採用 HotRod™ 封裝類型，適合需要低 EMI 的應用。此外也最適合設計時間有限的應用。其他功能包括 DDR 終端穩壓器、輸入電源 OR-ing、電壓序列、用於過載保護的 eFuse，以及電壓和負載電流監控。此設計可搭配處理器、數位訊號處理器以及現場可編程邏輯閘陣列使用。已通過輻射發射測試，符合 A 類和 B 要求的 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00609 — 自我啟動音訊系統

The purpose of this reference design is to provide hardware and software tools that can be used as reference for audio systems. The new revision of the PurePath™ Console Motherboard (Rev F) adds stand-alone self-booting capabilities to allow making compelling demos with any evaluation module (...)
Test report: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-5X3 (DRL) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片