Inicio
Diseño y desarrollo
Diseños de referencia

TIDEP0033

Diseño de referencia maestro de SPI con compensación de retardo de ruta de señal

Archivos de diseño

TIDEP0033

Archivos de diseño

Información general

The Programmable Real-time Unit within the Industrial Communication Subsystem (PRU-ICSS) enables you to support real-time critical applications without using FPGAs, CPLDs or ASICs.
This reference design describes the implementation of the SPI master protocol with signal path delay compensation on PRU-ICSS. It supports the 32-bit communication protocol of ADS8688 with a SPI clock frequency of up to 16.7 MHz.

Funciones
  • SPI master protocol with adjustable signal path delay compensation (not requiring external hardware for signal path delay compensation)
  • Up to 16.7-MHz SPI clock
  • Supports ADS8688 SPI-communication protocol
  • Automatic measurement of signal path delay for known secondary response
  • This PRU-ICSS firmware has been validated with TIDA-00164 (ADS8688 and ISO7141CC) and contains firmware source code, implementation description and getting started instructions.
Descargar Ver vídeo con transcripción Video

Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.

Archivos de diseño y productos

Archivos de diseño

Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.

download Guía de diseño — TIDEP0033
TIDUA38A.PDF (1142 KB)

Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas

download Assembly drawing — TIDEP0033
TIDRF80.ZIP (448 KB)

Descripción detallada del diseño para la instalación de componentes

download Bill of materials (BOM) — TIDEP0033
TIDRF79.PDF (124 KB)

Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas

download CAD/CAE symbol — TIDEP0033
TIDRF82.ZIP (384 KB)

Archivos para modelos 3D o dibujos 2D de componentes de IC

download Gerber file — TIDEP0033
TIDCAG2.ZIP (5563 KB)

Fichero de diseño que contiene información sobre la capa física de la PCB de diseño

download PCB layout — TIDEP0033
TIDRF81.ZIP (448 KB)

Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB

download Schematic — TIDEP0033
TIDRF78.PDF (248 KB)

Diagrama esquemático detallado del diseño y los componentes

Productos

Incluye productos de TI en el diseño y posibles alternativas.

Reguladores lineales y de baja salida (LDO)

TPS717 — Regulador de tensión de caída baja, alta PSRR, baja IQ, 150 mA con activación

Hoja de datos: PDF | HTML
Reguladores lineales y de baja salida (LDO)

TPS766 —  Regulador de tensión de caída baja, IQ ultrabaja, 250 mA

Hoja de datos: PDF | HTML
ADC de precisión

ADS8688 — ADC SAR de alimentación simple, 16 bits, 500 kSPS y 8 canales con rangos de entrada bipolar

Hoja de datos: PDF | HTML
Circuitos integrados de interfaz de detección de múltiples interruptores (MSDI)

SN65HVS882 — Serializador de entrada digital de 8 canales y 34 V para automatización industrial y control de proc

Hoja de datos: PDF
Controladores para LED en automóviles

TPIC2810 — Controlador LED de 8 bits con interfaz I2C

Hoja de datos: PDF
Compuertas AND

SN74AUP2G08 — Compuerta AND de 2 canal y 2 entradas de 0.8 V a 3.6 V y baja potencia (<1 uA)

Hoja de datos: PDF | HTML
Compuertas AND

SN74LVC1G08 — Compuerta AND de 1 canal y 2 entradas de 1.65 V a 5.5 V y 32 mA de potencia de accionamiento

Hoja de datos: PDF | HTML
Transceptores CAN aislados

ISO1050 — Transceptor CAN aislado de 5 V

Hoja de datos: PDF | HTML
Aisladores digitales

ISO7141CC — Aislador digital de cuatro canales, 3/1, 50 Mbps

Hoja de datos: PDF | HTML
Circuitos integrados multicanal (PMIC)

TPS65910 — Administración de energía IC (PMIC) con 4 CC/CC, 8 LDO y RTC en la familia QFN de 6 mm × 6 mm

Hoja de datos: PDF | HTML
SoC de redes industriales y multimedia

AM4379 — Procesador Sitara: Arm Cortex-A9, PRU-ICSS, EtherCAT, gráficos 3D

Hoja de datos: PDF | HTML

Inicio de desarrollo

Software

Firmware

TIDCAG3 — SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

Productos y hardware compatibles

Productos y hardware compatibles

Desarrollo de hardware
Diseño de referencia
TIDEP0033 — Diseño de referencia maestro de SPI con compensación de retardo de ruta de señal
Opciones de descarga

TIDCAG3 — SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

close
Última versión
Versión: 01.00.00.00
Fecha de publicación: 14/06/2015
open-in-new

Ver todas las versiones

download

SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware (zip)  — 28 K

Suma de comprobación SHA-256
Desarrollo de hardware
Diseño de referencia
TIDEP0033 — Diseño de referencia maestro de SPI con compensación de retardo de ruta de señal

Información de la versión

The design resource accessed as www.ti.com/lit/zip/tidcag3 or www.ti.com/lit/xx/tidcag3/tidcag3.zip has been migrated to a new user experience at www.ti.com/tool/download/TIDCAG3. Please update any bookmarks accordingly.

Documentación técnica

star
= Principal documentación seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Tipo Título Descargar la versión más reciente en inglés Fecha
* Guía de diseño SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide (Rev. A) 13/07/2015

Recursos de diseño

Desarrollo de hardware

Placa de evaluación
TMDSIDK437X — Kit de desarrollo industrial (IDK) AM437x/AMIC120

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.

Descargo de responsabilidad
Consulte el aviso informativo y la cláusula de exención de responsabilidad que cubren los diseños de referencia y otros recursos de TI.