TIDA-01017

オシロスコープ、ワイヤレス・テスタ、レーダー向け高速マルチチャネル ADC クロックのリファレンス・デザイン

TIDA-01017

設計ファイル

概要

The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and oscilloscope applications. The ADC12J4000 is a low power, 12-bit, 4-GSPS RF-sampling analog to digital converter (ADC) with a buffered analog input, integrated digital down Converter, features a JESD204B interface, and it captures signals up to 4GHz. This design showcases the clocking solution using the LMK04828, to achieve the synchronization between multiple ADC12J4000 signal chains using synchronized SYSREF.

特長
  • Synchronization of multi-channel high speed ADCs
  • RF sampling ADC clocking solution
  • 4GHz high frequency input signal capture capability
  • Low-phase noise clocking solution for RF sampling ACC

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUCP1.PDF (977 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRP85.PDF (398 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRP86.PDF (69 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRP87.PDF (1640 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRP89.ZIP (10462 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCD12.ZIP (713 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRP88.PDF (2736 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

クロック・ジッタ・クリーナとシンクロナイザ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV702イネーブル搭載、300mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS74901パワー・グッドとイネーブル搭載、3A、低い VIN (0.8V)、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF
方向制御型電圧レベル・シフタ

SN74AVC4T774構成可能電圧変換と 3 ステート出力、4 ビット、デュアル電源バス・トランシーバ

データシート: PDF | HTML
降圧コンバータ (スイッチ内蔵)

TPS543274.5V ~ 18V 入力、3A、同期整流降圧コンバータ

データシート: PDF
非反転バッファとドライバ

SN74LVC1G1253 ステート出力、シングル 1.65V ~ 5.5V バッファ

データシート: PDF | HTML
高速 ADC (≥10 MSPS 超過)

ADC12J400012 ビット、4.0GSPS、RF サンプリング A/D コンバータ (ADC)

データシート: PDF | HTML

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
* 設計ガイド High Speed Multi-Channel ADC Clock for Oscilloscopes Design Guide 2016年 12月 15日

関連する設計リソース

ハードウェア開発

評価ボード
ADC12J4000EVM ADC12J4000 12 ビット、4.0GSPS、RF サンプリング A/D コンバータの評価基板 LMK04828BEVM LMK04828 評価基板

リファレンス・デザイン

リファレンス・デザイン
TIDA-00432 Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ・アレイ・レーダー・システム用 TIDA-01015 デジタル・オシロスコープ / ワイヤレス・テスタの 12 ビット高速 ADC 向け 4GHz クロックのリファレンス・デザイン TIDA-01016 信号アナライザ / ワイヤレス・テスタの RF サンプリング ADC 向けクロッキングのリファレンス・デザイン TIDA-01021 DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン TIDA-01022 DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン TIDA-01023 レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン TIDA-01024 レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ