TPS74901
- VOUT 範囲：0.8V～3.6V
- 非常に低い VIN 範囲：0.8V～5.5V
- VBIAS 範囲：2.7V～5.5V
- 低いドロップアウト：3A で 120mV (標準値)
- パワー グッド (PG) 出力により、電源電圧の監視や、他の電源のためのシーケンシング信号の供給が可能
- 入力、負荷、温度に関する精度：1% (新チップ)
- 入力、負荷、温度に関する精度：2% (レガシー チップ)
- 可変スタートアップ突入電流
- VBIAS により、過渡応答性に優れた低 VIN 動作を実現
- 2.2µF 以上の出力コンデンサで安定動作
- パッケージ：
- 小型の 3mm × 3mm × 1mm VSON
- 5mm × 5mm × 1mm VQFN および DDPAK-7
- アクティブ High イネーブル
TPS74901 低ドロップアウト (LDO) リニア レギュレータは、広範なアプリケーション向けの使いやすく堅牢な電力管理ソリューションです。ソフトスタートをユーザーがプログラムできるので、スタートアップ中の容量性突入電流を低減して、入力電源のストレスを最小限に抑えることができます。ソフトスタートは単調性で、多くの種類のプロセッサおよび特定用途向け IC (ASIC) の電源供給向けに設計されています。イネーブル入力とパワー グッド出力により、外部レギュレータとの間でシーケンシングを簡単に行えます。この優れた柔軟性により、フィールド プログラマブル ゲート アレイ (FPGA)、デジタル信号プロセッサ (DSP)、および特殊なスタートアップ要件を持つ他のアプリケーションのシーケンス要件を満たすソリューションを構成できます。
高精度の基準電圧およびエラー アンプは、負荷、ライン、温度、プロセスの全体にわたって 2% の精度を維持します。本デバイスは 2.2µF 以上の任意のタイプのコンデンサで安定して動作し、-40℃～+125℃で仕様が規定されています。TPS74901 は、小型 (3mm × 3mm) の VSON パッケージおよび小型 (5mm × 5mm) の VQFN パッケージで供給されるため、非常に小さいトータル ソリューション サイズを実現できます。このデバイスは、DDPAK-7 パッケージでも供給されます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS74901 プログラマブル ソフトスタート機能付き、3A 低ドロップアウト リニア レギュレータ データシート (Rev. K 翻訳版) | PDF | HTML | 英語版 (Rev.K) | PDF | HTML | 2024/07/22 |
| アプリケーション・ノート | LDO Noise Demystified (Rev. B) | PDF | HTML | 2020/08/18 | |||
| アプリケーション・ノート | A Topical Index of TI LDO Application Notes (Rev. F) | 2019/06/27 | ||||
| セレクション・ガイド | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018/03/21 | ||||
| アプリケーション・ノート | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017/08/09 | |||
| アナログ デザイン ジャーナル | Taming linear-regulator inrush currents | 2009/05/01 | ||||
| アナログ デザイン ジャーナル | Q2 2009 Issue Analog Applications Journal | 2009/05/01 | ||||
| 製品概要 | TPS74901 プログラミング可能なソフトスタート機能を備えた3.0A LDOリニア・レギュレータ | 2008/07/03 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TPS74901EVM-210 — TPS74901 3A、0.8V の低入力電圧範囲 (VIN) に対応、調整可能な低ドロップアウト電圧レギュレータの評価基板
TPS74901EVM-210 を使用すると、低ドロップアウト リニア レギュレータ IC である TPS74901 を容易に評価できます。
これらのレギュレータは、低消費電力のバイアス電圧である VBIAS と、電源入力電圧 VIN を必要とします。このレギュレータは、最小 0.8V の出力電圧、また最大 3A の出力電流を供給できます。また、出力電圧がレギュレーション状態に達した (パワー グッドつまり PG が成立) ときにハイ インピーダンスになる、オープン ドレイン出力形式のスーパーバイザ回路を内蔵しています。
TIDA-00359 — GSPS ADC 向けクロック ソリューションのリファレンス デザイン
GSPS データ コンバータ向けの低コスト、高性能クロッキング ソリューション。このリファレンス デザインでは、低ノイズ周波数シンセサイザ TRF3765 を使用して、4GSPS A/D コンバータ (ADC12J4000) のサンプリング クロックを生成する方法について説明します。実験により、データシートと同等の SNR および SFDR 性能が確認されています。
TIDA-00431 — RF サンプリング 4-GSPS ADC、リファレンス デザイン、8GHz DC 結合差動アンプを使用
広帯域の無線周波数 (RF) レシーバは、無線機設計の柔軟性を大幅に高めます。広い瞬時帯域幅により、ハードウェアを変更することなく柔軟なチューニングが可能になり、さらに大きく離れた周波数にある複数のチャネルを同時に受信できます。
4GSPS の A/D コンバータ (ADC) と 8GHz の DC 結合型完全差動アンプのフロント エンドを採用した、広帯域 RF レシーバのリファレンス デザインです。アンプのフロントエンドは信号の利得を提供するとともに、DC までの信号を取り込むことを可能にします。これは、バラン結合入力では実現できません。
TIDA-00432 — Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ アレイ レーダー システム用
Xilinx VC707 プラットフォームを使用して 2 個の ADC12J4000 評価基板（EVM）を互いに同期する方法を示したシステム レベルのリファレンス デザインです。このリファレンス デザインの技術資料は、クロック スキームを含め、必要なハードウェアの修正とデバイスの構成法について説明しています。各評価基板用の設定ファイルの例が示されています。FPGA ファームウェアについて説明し、関連する Xilinx IP (...)
TIDA-00826 — 50Ω、2GHz オシロスコープ フロント エンドのリファレンス デザイン
このリファレンス デザインは 50Ω 入力オシロスコープ アプリケーション向けアナログ フロント エンドの一部です。この評価プラットフォームにより、周波数ドメイン アプリケーションと時間ドメイン アプリケーションの両方で、DC ～ 2GHz 入力信号の処理が可能になります。
TIDA-01015 — デジタル オシロスコープ / ワイヤレス テスタ搭載 12 ビット高速 ADC 向け 4GHz クロックのリファレンス デザイン
TIDA-01017 — オシロスコープ、ワイヤレス テスタ、レーダー向けの高速マルチチャネル ADC クロックのリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VSON (DRC) | 10 | Ultra Librarian |
| TO-263 (KTW) | 7 | Ultra Librarian |
| VQFN (RGW) | 20 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。